[发明专利]一种适用于CPU核频率提升的布局布线方法

权利要求书

1.一种适用于CPU核频率提升的布局布线方法，其特征在于实施步骤包括：

1）输入设计文件；

2）设置流程约束，执行带时钟树预综合的布局，且在布局过程中不修复保持时间违例，采用有用偏移修复建立时间违例，采用先进片上工艺变化在不同的时序路径上加上不同的工艺偏差值；

3）执行时钟树综合，且在时钟树综合过程中不修复保持时间违例，采用有用偏移修复建立时间违例，采用先进片上工艺变化在不同的时序路径上加上不同的工艺偏差值；

4）执行布线对时钟线和信号线按规则完成绕线，且在布线过程中不修复保持时间违例，采用有用偏移修复建立时间违例，采用先进片上工艺变化在不同的时序路径上加上不同的工艺偏差值；

5）提取绕线后金属线的电阻电容值，将金属线绕线后的电阻电容值、绕线前的电阻电容值比较产生电阻电容系数，并将电阻电容系数反标到输入设计文件中的工艺文件上；

6）判断是否时序收敛，如果时序不收敛则跳转执行步骤2）；否则，跳转执行下一步；

7）结束并退出；

所述采用有用偏移修复建立时间违例的详细步骤包括：当本级时序路径中数据路径级数多、延时大建立时间违例很大时，如果本级路径的起始寄存器作为终点寄存器的上一级时序路径建立时间很容易满足，则将起始寄存器的时钟提前一定时间以减小本级时序路径的数据延时，从而达到修复本级建立时间违例的目的；如果本级路径的终点寄存器作为起始寄存器的下一级时序路径建立时间很容易满足，可以将终点寄存器的时钟推后一定的时间以加大捕获时钟的延时，从而达到修复本级建立时间违例的目的。

2.根据权利要求1所述的适用于CPU核频率提升的布局布线方法，其特征在于，步骤1）中输入的设计文件包括综合网表、时序约束文件、电源网格、IO约束文件、标准单元库文件、工艺文件。

3.根据权利要求1所述的适用于CPU核频率提升的布局布线方法，其特征在于，步骤2）中设置的流程约束包括最大扇出数目、最大斜率值、时钟不确定性的约束。

4.根据权利要求3所述的适用于CPU核频率提升的布局布线方法，其特征在于，步骤2）中设置的流程约束包括至少一项非默认规则的约束。

5.根据权利要求1所述的适用于CPU核频率提升的布局布线方法，其特征在于，步骤2）中执行带时钟树预综合的布局的详细步骤包括：首先执行粗略的布局将标准单元按照时序约束粗略地放置在布局要求的区域内；接着开始执行时钟树综合，生成具体的时钟树结构，放置时钟树单元；最后根据生成的时钟树结构优化布局时序。

6.根据权利要求1所述的适用于CPU核频率提升的布局布线方法，其特征在于，步骤3）中执行时钟树综合的详细步骤包括：先删掉布局阶段产生的时钟树单元，重新产生时钟树，最后进行时序优化。

7.根据权利要求1所述的适用于CPU核频率提升的布局布线方法，其特征在于，步骤6）中判断是否时序收敛时，还包括在满足时序收敛的条件下采用工具修复建立时间违例和/或保持时间违例的步骤。

8.根据权利要求1所述的适用于CPU核频率提升的布局布线方法，其特征在于，步骤6）中判断是否时序收敛时，还包括在满足时序收敛的条件下采用工具修复斜率违例和/或噪声违例的步骤。

9.根据权利要求1所述的适用于CPU核频率提升的布局布线方法，其特征在于，步骤6）中判断是否时序收敛时，还包括在满足时序收敛的条件下采用工具进行修复电迁移问题、物理验证、等价性检查中至少一项工序的步骤。