[发明专利]一种PUCCH时延累积存储器、功率控制方法和基站

权利要求书

1.一种PUCCH时延累积存储器，其特征在于，包括输入端、多个寄存器、数据处理模块和输出端；

多个寄存器依次连接，前一寄存器的输出连接后一寄存器的输入，首个寄存器的输入连接所述输入端；

对于任一第一网络制式，将与所述第一网络制式对应的各寄存器的输出连接到所述数据处理模块，所述数据处理模块根据各寄存器的输出值计算与所述第一网络制式对应的第一输出结果，所述输出端输出所述第一输出结果；

其中，在上行PUCCH信道接收时刻，前一寄存器中的存储值移动到后一寄存器中，并从所述输入端向所述首个寄存器输入设定初始值；在下行调度DCI组包时刻，从所述输入端向所述首个寄存器输入DCI组包中的Tpc命令字；

在上行PUCCH信道接收时刻，若接收到终端上报的PUCCH SINR测量值，获取根据所述PUCCH SINR测量值计算得到的原始SINR基准值和当前的第二网络制式；

从所述PUCCH时延累积存储器的输出端获取与所述第二网络制式对应的第二输出结果，根据所述第二输出结果对所述原始SINR基准值进行修正，得到目标SINR基准值；

根据所述目标SINR基准值和预设的期望SINR确定Tpc命令字，作为欲发送的目标Tpc命令字；

其中，在通过DCI将所述目标Tpc命令字发送到终端后，终端根据所述目标Tpc命令字对PUCCH功率进行调节；

所述获取根据所述PUCCH SINR测量值计算得到的原始SINR基准值，包括：

获取参数h(n_CQI,n_HARQ,n_SR)、Δ_{F_PUCCH}(F)和Δ_{TxD_PUCCH}(F)，根据公式原始SINR基准值＝PUCCH SINR测量值-h(n_CQI,n_HARQ,n_SR)-Δ_{F_PUCCH}(F)-Δ_{TxD_PUCCH}(F)，计算所述原始SINR基准值；

其中，h(n_CQI,n_HARQ,n_SR)为根据PUCCH格式和PUCCH格式上承载的原始信息比特数的生成的值，Δ_{F_PUCCH}(F)为PUCCH格式与PUCCH格式1a相关的功率差，Δ_{TxD_PUCCH}(F)为根据配置的天线端口确定的值。

2.根据权利要求1所述的PUCCH时延累积存储器，其特征在于，对于所述第一网络制式，所述数据处理模块中包括与所述第一网络制式对应的第一子数据处理模块，所述输出端中包括与所述第一网络制式对应的第一子输出端；

与所述第一网络制式对应的各寄存器的输出连接到所述第一子数据处理模块，所述第一子数据处理模块连接所述第一子输出端；

所述第一子数据处理模块根据连接的各寄存器的输出值计算所述第一输出结果，所述第一子输出端输出所述第一输出结果。