[发明专利]半导体装置及形成方法

说明书

一种形成半导体装置的方法包括以下步骤。将已被测试且已知良好的半成品衬底配置在载体衬底上。将半成品衬底包封在第一包封体中，且将至少一个半导体管芯配置在半成品衬底上。将至少一个半导体管芯的至少一个半导体组件电耦合到半成品衬底，且将至少一个半导体管芯及第一包封体的一些部分封闭在第二包封体中。从半成品衬底移除载体衬底，且将多个外部触点结合到半成品衬底。

技术领域

本发明的实施例是有关于一种半导体装置及形成方法。

背景技术

通常，可通过利用焊料凸块的一种封装类型来将半导体管芯连接到位于所述半导体管芯外部的其他装置。可通过首先形成与半导体管芯的导电部分接触的一层凸块下金属，然后将焊料放置到凸块下金属上来形成焊料凸块。在放置了焊料之后，可执行回焊操作以将焊料塑形成所期望的凸块形状。然后可将焊料凸块放置成与外部装置实体接触，且可执行另一回焊操作以将焊料凸块与外部装置结合。这样一来，可在半导体管芯与外部装置(例如，印刷电路板、另一半导体管芯或类似者)之间实现实体连接及电连接。

然而，构成凸块下金属的材料仅是放置到包含不同材料(例如介电材料、金属材料、刻蚀停止材料、障壁层材料及形成半导体管芯时所利用的其他材料)的堆叠上的又一种材料类型。这些不同的材料中的每一种可具有不同于其他材料的独有热膨胀系数。当在后续的处理、测试或使用期间对半导体管芯进行加热时，此种热膨胀系数不匹配会导致所述材料中的每一者膨胀不同的距离。如此，在高温下，会导致在不同的材料之间且因此在半导体管芯的不同部分之间形成应力的热膨胀系数不匹配。如果不加以控制，则这些应力可能会导致材料的各个层之间(尤其是在所使用的材料包括铜及低介电常数值介电层时)发生脱层(delamination)。脱层可能会在半导体管芯的制造工艺期间或在半导体管芯的预期使用期间损坏或甚至毁掉半导体管芯。

发明内容

一种形成半导体装置的方法包括以下步骤。将多个内连结构配置在载体衬底上。将多个内连结构包封在第一包封体中。将多个半导体管芯中的每一者的至少一个半导体组件电耦合到多个内连结构中的一者或多者。将多个半导体管芯及将第一包封体的一些部分封闭在第二包封体中。从多个内连结构移除载体衬底。将多个外部触点结合到多个内连结构的第一侧。

一种形成半导体装置的方法包括以下步骤。在载体衬底上配置内连结构。将内连结构嵌置在第一包封体中。在内连结构上形成一系列重布线层，其中重布线层中的每一者包括嵌置在介电层中的多个导电层。将多个半导体管芯结合到一系列重布线层，其中多个半导体管芯中的至少一者经由一系列重布线层电连接到内连结构。将多个半导体管芯及将第一包封体的与载体衬底相对的表面的一些部分封闭在第二包封体中。

一种半导体装置包括多个半成品衬底、多个半导体管芯、第二包封体、以及多个外部触点。多个半成品衬底嵌置在第一包封体中。多个半导体管芯电连接到多个半成品衬底中的一者或多者。第二包封体将多个半导体管芯封闭在第一包封体上。多个外部触点结合到多个半成品衬底。多个外部触点电耦合到多个半导体管芯的至少一个半导体组件。

附图说明

结合附图进行阅读，从以下详细说明最透彻地理解本发明的各个方面。应注意，根据行业中的标准惯例，各种特征未必按比例绘制。事实上，为论述的清晰起见，可任意地增大或减小各种特征的尺寸。

图1说明根据一些实施例将多个衬底贴合到载体。

图2说明根据一些实施例将贴合到载体的所述多个衬底模塑及薄化到第一封装件中。

图3说明根据一些实施例将多个集成扇出型(integrated fan-out，InFO)组件结合到第一封装件的所述多个衬底。

图4说明根据一些实施例为第一封装件的所述多个集成扇出型组件提供底部填充物(underfill)。

图5说明根据一些实施例包封所述多个集成扇出型组件及所述多个衬底以形成多芯片模块(multi-chip module，MCM)(例如多管芯集成扇出型封装件、大型封装件组件等)。