[发明专利]芯片验证方法、装置及存储介质

说明书

本发明提供一种芯片验证方法、装置及存储介质。上位机根据测量配置请求下发对待检测芯片的测试指令，待检测芯片根据测试指令对多个测试模块进行测试，并将多个测试模块对应的输出信号发送至通用验证平台，通用验证平台对多个输出信号进行信号分析得到待检测芯片的多个验证分析结果，上位机根据多个验证分析结果自动生成待检测芯片的测试报告，最终将测试报告发送至网络侧。上述方法实现对待检测芯片测试结果的自动化统计以及网络共享，同时，提高了芯片的验证效率。

技术领域

本发明实施例涉及集成电路验证技术领域，特别涉及一种芯片验证方法、装置及存储介质。

背景技术

SoC(System-on-a-Chip)芯片是一种集成电路的芯片，可以有效地降低电子或信息系统产品的开发成本，缩短开发周期，提高产品的竞争力，是未来工业界将采用的最主要的产品开发方式。SoC芯片在生产过程中需要对SoC芯片进行测试，随着SoC芯片的规模越来越大以及外设接口的复杂性，SoC芯片的验证也越来越复杂和耗时。

目前的SoC芯片软件验证方法通常是由C、C++等软件语言编码后经过编译器编译链接生成可执行程序，手动操作通过下载接口将可执行程序存放到SoC芯片的程序存储器中，SoC芯片复位后中央处理器从程序存储器中读取指令并执行，外设则需要配合外部的信号激励和信号分析，最终以完成对芯片所设计功能的验证。

随着SoC芯片功能越来越复杂以及外设的多样性，软件测试代码生成的可执行程序的执行空间需求会增大，在不增加SoC芯片程序存储器空间的情况下，需要将可执行程序拆分成多个分别下载执行；同时芯片外设如USB、SPI、UART等IP测试请求会增多，通常的做法是用信号发生器去做激励，用示波器去做信号分析，很多地方都需要人为去操作。传统的软件验证方法在这两者的基础上需要的验证时间将大大增加。

发明内容

本发明实施例提供一种芯片验证方法、装置及存储介质，以提高芯片的验证效率。

为达到上述目的，本发明提供如下技术方案：

本发明的第一方面提供一种芯片验证方法，包括：

接收通用验证平台发送的待检测芯片的多个验证分析结果；

判断所述待检测芯片的测试用例是否执行完毕，若执行完毕，则根据所述多个验证分析结果生成所述待检测芯片的测试报告；

将所述测试报告发送至网络侧。

在一种可能的实现方式中，所述接收通用验证平台发送的待检测芯片的多个验证分析结果之前，所述方法还包括：

获取所述待检测芯片的测试配置请求，所述测试配置请求包括所述待检测芯片的型号、测试模块以及测试用例序列号；

根据所述测试配置请求向所述待检测芯片发送多个测试指令。

在一种可能的实现方式中，所述获取所述待检测芯片的测试配置请求之后，所述方法还包括：

根据测量配置请求向所述通用验证平台发送所述待检测芯片对应的验证分析指令。

在一种可能的实现方式中，所述测试模块包括内部模块和/或外设模块；所述测试指令用于指示对所述内部模块和/或所述外设模块进行测试。

在一种可能的实现方式中，若所述待检测芯片的数量为多个，所述测试配置请求还包括多个待检测芯片的测试的执行顺序。

本发明的第二方面提供一种芯片验证方法，包括：

接收待检测芯片发送的多个输出信号；所述多个输出信号通过多线程通道并行输出；

根据所述多个输出信号生成所述待检测芯片的多个验证分析结果，将所述多个验证分析结果发送至上位机。