[发明专利]集成电路以及形成集成电路的方法

说明书

本申请提供一种形成集成电路的方法。所述方法包括：在半导体晶片之上形成第一层，所述第一层具有第一部分及第二部分。通过将第一像场投射在第一层的第一部分之上对第一部分进行图案化，其中第一层的第一部分对应于第一像场。通过将第二像场投射在第一层的第二部分之上对第二部分进行图案化，其中第一层的第二部分对应于第二像场。在第一层之上形成第二层。通过将第三像场投射在第二层之上对第二层进行图案化，其中第三像场覆盖第一层的第一部分的大部分及第二部分的大部分。

技术领域

本申请涉及一种集成电路，且特别是有关于一种循环时间减少的形成集成电路的方法。

背景技术

许多现代电子元件(例如，数码相机、光学成像元件、显示面板等)包括大场集成电路(integrated circuit，IC)。大场集成电路(large field IC)是最大面积大于曝光系统(例如，光刻系统)的最大像场大小的集成电路。通常，大场集成电路是通过包括使掩模版在半导体晶片之上步进的步进重复式光刻工艺(step-and-repeat photolithographyprocess)来形成。与其他集成电路相比，大场集成电路可增加给定管芯上的半导体元件(例如，光检测器、晶体管等)的数目(或大小)。

发明内容

本申请提供一种形成集成电路的方法。所述方法包括：在半导体晶片之上形成第一层，所述第一层具有第一部分及第二部分。通过使辐射穿过第一掩模版以将第一像场投射在所述第一层的所述第一部分之上，对所述第一层的所述第一部分进行图案化，其中所述第一层的所述第一部分对应于所述第一像场。通过使辐射穿过第二掩模版以将第二像场投射在所述第一层的所述第二部分之上，对所述第一层的所述第二部分进行图案化，其中所述第一层的所述第二部分对应于所述第二像场。在所述第一层之上形成第二层。通过使辐射穿过第三掩模版以将第三像场投射在所述第二层之上，对所述第二层进行图案化，其中所述第三像场覆盖所述第一层的所述第一部分的大部分及所述第二部分的大部分。在一实施例中，图案化的所述第二层的区沿着所述第一层从所述第一层的所述第一部分连续地延伸到所述第一层的所述第二部分。在一实施例中，图案化的所述第二层将设置在所述第一层的所述第一部分的上表面之下的第一导通孔电耦合到设置在所述第一层的所述第二部分的上表面之下的第二导通孔。

本申请提供一种形成集成电路的方法。所述方法包括：通过使辐射穿过第一掩模版以将第一像场投射到半导体晶片的第一区，在所述半导体晶片的所述第一区上形成第一集成电路单元(ICU)，其中所述半导体晶片的所述第一区对应于所述第一掩模版的最大像场大小。通过使辐射穿过第二掩模版以将第二像场投射到所述半导体晶片的第二区，在所述半导体晶片的所述第二区上形成第二集成电路单元，其中所述半导体晶片的所述第二区对应于所述第二掩模版的最大像场大小，且其中隔离区将所述第一集成电路单元与所述第二集成电路单元分离并电隔离。在所述第一集成电路单元、所述隔离区及所述第二集成电路单元之上形成钝化层。在钝化层之上形成导电层。通过使辐射穿过第三掩模版以将第三像场投射到所述半导体晶片，对所述导电层进行图案化，其中所述第三像场覆盖所述半导体晶片的所述第一区的大部分及所述第二区的大部分。

本申请提供一种集成电路。所述集成电路包括半导体衬底。第一集成电路单元(ICU)设置在所述半导体衬底的第一区之上。第二集成电路单元设置在所述半导体衬底的第二区之上。隔离区设置在所述第一集成电路单元与所述第二集成电路单元之间，其中所述隔离区将所述第一集成电路单元与所述第二集成电路单元电隔离。钝化层覆盖所述第一集成电路单元、所述隔离区及所述第二集成电路单元。图案化的导电层设置在所述钝化层之上且将所述第一集成电路单元电耦合到所述第二集成电路单元，其中所述图案化的导电层通过对覆盖所述隔离区的所述钝化层的一部分进行桥接将所述第一集成电路单元电耦合到所述第二集成电路单元。

附图说明

结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。