[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，其中半导体结构包括：第一基底，所述第一基底包括若干器件区和若干密封环区，且每个器件区分别由所述密封环区包围，所述第一基底包括相对的第一面和第二面；位于第一基底若干器件区和若干密封环区第一面表面的第一器件层，所述第一器件层包括位于第一基底密封环区第一面表面的第一导电层；位于第一基底密封环区内的第一插塞，所述第一插塞与第一导电层电连接，且第一基底的第二面暴露出所述第一插塞；位于第一基底密封环区的第二面表面的第二导电层，且所述第二导电层与所述第一插塞连接。所述半导体结构具有屏蔽、防静电效果。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在集成电路(IC，Integrated Circuit)的制造中，制作密封环(也称作防护环，Seal Ring)对于半导体工艺来说是重要的一环。

随着半导体技术的发展，集成电路被制成芯片的形式。在晶圆上相邻的芯片之间会存在划片槽(scribe line)，通过划片槽切割晶圆，将晶圆分成多个芯片。然而，对晶圆进行切割的过程中，易产生机械应力，所述机械应力容易对芯片造成破坏。为了防止半导体芯片受到切割工艺的损害，会在芯片(chip)和划片槽之间形成密封环结构。

然而，现有的密封环结构的功能比较单一，从而切割形成的芯片性能仍较差。

发明内容

本发明解决的技术问题是提供一种半导体结构及其形成方法，使半导体结构具有屏蔽、静电防护性能。

为解决上述技术问题，本发明实施例提供一种半导体结构，包括：第一基底，所述第一基底包括若干器件区和若干密封环区，且每个器件区分别由所述密封环区包围，所述第一基底包括相对的第一面和第二面；位于第一基底若干器件区和若干密封环区第一面表面的第一器件层，所述第一器件层包括位于第一基底密封环区第一面表面的第一导电层；位于第一基底密封环区内的第一插塞，所述第一插塞与第一导电层电连接，且第一基底的第二面暴露出所述第一插塞；位于第一基底密封环区的第二面表面的第二导电层，且所述第二导电层与所述第一插塞连接。

可选的，还包括：第二基底，所述第二基底包括第五面；位于所述第二基底的第五面表面的第二器件层；所述第二器件层与所述第一器件层相键合。

可选的，还包括：操作衬底；所述操作衬底表面与所述第一器件层相键合。

可选的，所述第一器件层包括：位于第一基底第一面表面的第一介质层；位于所述第一介质层表面的所述第一导电层；位于第一基底与第一导电层之间的第二插塞。

可选的，还包括：位于所述第一基底内的隔离结构，所述第一基底的第一面暴露出所述隔离结构。

可选的，还包括：位于所述隔离结构表面的连接层，所述连接层包括相对的第三面和第四面，且所述第四面与隔离结构表面接触；所述第一器件层位于所述连接层表面。

可选的，所述连接层的材料包括：多晶硅、单晶硅、非晶硅或金属。

可选的，所述第一器件层内还具有第三插塞，所述第三插塞一端位于所述连接层的第三面表面，且所述第三插塞的另一端与所述第一导电层底部表面相接触。

可选的，所述第一插塞与所述连接层的第四面接触。

可选的，所述第一器件层内还包括：若干层重叠的第三导电层；位于相邻两层第三导电层之间或相邻第一导电层和第三导电层之间的第四插塞。