[发明专利]半导体结构及其形成方法

权利要求书

1.一种半导体结构，其特征在于，包括:

第一基底，所述第一基底包括若干器件区和若干密封环区，且每个器件区分别由所述密封环区包围，所述第一基底包括相对的第一面和第二面；

位于第一基底若干器件区和若干密封环区第一面表面的第一器件层，所述第一器件层包括位于第一基底密封环区第一面表面的第一导电层；

位于第一基底密封环区内的第一插塞，所述第一插塞与第一导电层电连接，且第一基底的第二面暴露出所述第一插塞；

位于第一基底密封环区的第二面表面的第二导电层，且所述第二导电层与所述第一插塞连接。

2.如权利要求1所述的半导体结构，其特征在于，还包括：第二基底，所述第二基底包括第五面；位于所述第二基底的第五面表面的第二器件层；所述第二器件层与所述第一器件层相键合。

3.如权利要求1所述的半导体结构，其特征在于，还包括：操作衬底；所述操作衬底表面与所述第一器件层相键合。

4.如权利要求1所述的半导体结构，其特征在于，所述第一器件层包括：位于第一基底第一面表面的第一介质层；位于所述第一介质层表面的所述第一导电层；位于第一基底与第一导电层之间的第二插塞。

5.如权利要求1所述的半导体结构，其特征在于，还包括：位于所述第一基底内的隔离结构，所述第一基底的第一面暴露出所述隔离结构。

6.如权利要求5所述的半导体结构，其特征在于，还包括：位于所述隔离结构表面的连接层，所述连接层包括相对的第三面和第四面，且所述第四面与隔离结构表面接触；所述第一器件层位于所述连接层表面。

7.如权利要求6所述的半导体结构，其特征在于，所述连接层的材料包括：多晶硅、单晶硅、非晶硅或金属。

8.如权利要求6所述的半导体结构，其特征在于，所述第一器件层内还具有第三插塞，所述第三插塞一端位于所述连接层的第三面表面，且所述第三插塞的另一端与所述第一导电层底部表面相接触。

9.如权利要求8所述的半导体结构，其特征在于，所述第一插塞与所述连接层的第四面接触。

10.如权利要求1所述的半导体结构，其特征在于，所述第一器件层内还包括：若干层重叠的第三导电层；位于相邻两层第三导电层之间或相邻第一导电层和第三导电层之间的第四插塞。

11.如权利要求1至10所述的半导体结构的形成方法，其特征在于，包括：

提供第一基底，所述第一基底包括若干器件区和若干密封环区，且每个器件区分别由所述密封环区包围，所述第一基底包括相对的第一面和第二面；

在所述第一基底若干器件区和若干密封环区第一面表面形成第一器件层，所述第一器件层包括位于第一基底密封环区第一面表面的第一导电层；

在所述第一基底密封环区内形成第一插塞，所述第一插塞与第一导电层连接，且第一基底的第二面暴露出所述第一插塞；

在所述第一基底密封环区的第二面表面形成第二导电层，所述第二导电层与第一插塞连接。

12.如权利要求11所述的半导体结构的形成方法，其特征在于，还包括：提供第二基底，所述第二基底包括第五面；在所述第二基底的第五面表面形成第二器件层；在形成所述第一器件层后，形成所述第一插塞前，将所述第一基底的第一器件层与第二基底的第二器件层进行键合；在将第一器件层与第二器件层进行键合后，从所述第一基底的第二面对第一基底进行减薄。

13.如权利要求11所述的半导体结构的形成方法，其特征在于，形成所述第一器件层后，形成所述第一插塞前，还包括：对所述第一基底的第二面进行减薄。

14.如权利要求13所述的半导体结构的形成方法，其特征在于，对所述第一基底第二面进行减薄的方法包括：提供操作衬底；将第一器件层与所述操作衬底进行键合；在将第一器件层于操作衬底进行键合之后，从所述第一基底第二面对基底进行减薄。