[发明专利]半导体结构及其形成方法

说明书

一种半导体结构包含一存储器阵列。存储器阵列具有多个存储单元。这些存储单元包含一第一存储单元和一第二存储单元。第一存储单元具有一第一电阻。第二存储单元具有一第二电阻。第一电阻和第二电阻都落在10⁵Ω～10⁹Ω的范围中，且第二电阻大于第一电阻。

技术领域

本揭露涉及一种半导体结构及其形成方法。本揭露特别涉及一种包括一存储器阵列的半导体结构及其形成方法。

背景技术

人工智能(artificial intelligence，AI)已发展许久，并在最近吸引更多的注意力。其中一种类型是神经网络。就神经网络架构来说，权重的精确度对于得到高的推论正确性是最重要的几种因素的其中之一。因此，对于在存储器中执行计算(computing-in-memory)类型的架构，需要坚固耐用的存储器。这类坚固耐用的存储器也有利于传统计算机中数据/码的储存。

典型地，存储装置的储存是通过施加各种电压来实施，其将存储单元写入至不同状态(state)。然而，这类储存手段可能碰到像是保持度(retention)和不稳定性(instability)等问题。

发明内容

本揭露提供一种具有坚固耐用的存储器阵列的半导体结构及其形成方法。

根据一些实施例，一种半导体结构包括一存储器阵列。该存储器阵列包括多个存储单元。该些存储单元包含一第一存储单元和一第二存储单元。第一存储单元具有一第一电阻。第二存储单元具有一第二电阻。第一电阻和第二电阻都落在10⁵Ω～10⁹Ω的范围中，且第二电阻大于第一电阻。

根据一些实施例，一种半导体结构的形成方法包括形成由多个存储单元构成的一阵列，其中该些存储单元包含一第一存储单元和一第二存储单元。形成该阵列包括下列步骤。首先，提供一初始结构，其中初始结构包括用于第一存储单元的一下电极和用于第二存储单元的一下电极。接着，选择性地在用于第一存储单元的下电极上形成一电阻层，使得第一存储单元的一第一电阻落在10⁵Ω～10⁹Ω的范围中。在用于第二存储单元的下电极上形成一电阻层，使得第二存储单元的一第二电阻落在10⁵Ω～10⁹Ω的范围中并大于第一电阻。

为了对本发明上述及其他方面有更佳了解，下文特列举实施例，并配合所附附图详细说明如下：

附图说明

图1A～1C绘示具有单阶存储单元(single-level cells，SLCs)的半导体结构的一种例示性配置。

图2绘示一种例示性的存储单元。

图3A～3C绘示具有多阶存储单元(multi-level cells，MLCs)的半导体结构的一种例示性配置。

图4A～4B至图8A～8B绘示具有SLCs的半导体结构的一种例示性形成方法。

图9A～9B至图13A～13B绘示具有SLCs的半导体结构的另一种例示性形成方法。

图14A～14B至图18A～18B绘示具有SLCs的半导体结构的又另一种例示性形成方法。

图19A～19B至图24A～24B绘示具有SLCs的半导体结构的再一种例示性形成方法。

图25A～25B至图26A～26B绘示具有SLCs的半导体结构的又再一种例示性形成方法。

【符号说明】

10：存储器阵列

12：存储单元

12A：第一存储单元

12B：第二存储单元