[发明专利]半导体存储器装置

说明书

本发明提供一种半导体存储器装置，所述半导体存储器装置能够满足多种可靠性条件和多种性能要求。本发明的可变电阻存储器使得有可能通过根据来自外部的写入命令的类型而变化写入条件来将数据写入到存储器阵列中。如果写入命令为耐久性相关的命令，那么选择耐久性算法并将数据写入耐久性存储区域。如果写入命令为保持性相关的命令，那么选择保持性算法并将数据写入保持性存储区域。

技术领域

本发明涉及一种半导体存储器装置，更具体地说，涉及一种使用可变电阻元件的可变电阻随机存取存储器。

背景技术

可变电阻存储器通过向可变电阻元件施加脉冲电压并将可变电阻元件可逆地且非易失地设置为高电阻状态或低电阻状态来存储数据。可变电阻存储器的一个优点是数据可在低电压下重写，因此功率消耗较低且读取时间较短(第2012-64286号日本公开专利申请案，第2008-41704号日本公开专利申请案，等)。

图1(A)示出双极存储器阵列的配置(“导电丝的演化和其对基于氧化物电解质的电阻性随机存取存储器的可靠性问题的影响(Evolution of conductive filament andits impact on reliability issues in oxide-electrolyte based resistive randomaccess memory)”，吕航兵(Hangbing Lv)等人，科学报告(Scientific Reports)5，文章编号：7764(2015))。在附图中，示出3行×3列的存储器阵列10。此处例示的存储器单元MC具有所谓的1T×1R配置，其具有串联连接到其上的一个可变电阻元件和一个存取晶体管。

可变电阻元件由过渡金属的薄膜氧化物构成，例如氧化铪(HfO_x)，且根据写入脉冲电压的极性和值设置或重置，举例来说，在存取存储器单元MC的情况下，通过行解码器20经由字线WL(n)接通存储器单元MC的存取晶体管，且通过列解码器30选择位线BL(n)和源极线SL(n)在写入操作的情况下(n＝1,….n)，将对应于设置或重置的写入电压施加到所选择的位线BL(n)和所选择的源极线SL(n)；且在读取操作的情况下，对应于设置或重置可变电阻元件的电压或电流出现于所选择的位线BL(n)和所选择的源极线SL(n)上，且这由感测电路检测。

图1(B)示出形成、设置以及重置时的偏压的实例。在形成时，将正形成电压Vf施加到位线BL，将GND施加到源极线SL，将接通存取晶体管所需的正电压施加到字线WL，电流在可变电阻元件中从位线BL流向源极线SL，且形成可变电阻元件。当设置可变电阻元件时，将正电压施加到位线BL，将GND施加到源极线SL，将正电压施加到字线WL，电流在可变电阻元件中从位线BL流向源极线SL，且将可变电阻元件设置为低电阻状态。在重置可变电阻元件时，将GND施加到位线BL，将正电压施加到源极线SL，将正电压施加到字线，电流在可变电阻元件中从源极线SL流向位线BL，且将可变电阻元件重置为高阻状态。

对于可变电阻存储器，取决于要存储的数据的特性，所需的存储器可靠性条件(耐久性特征/保持性特征/干扰特征)可能不同。如果制造出规格来匹配特定可靠性条件，那么成本可能由于过多规格或规格可能无法实现而增加。

发明内容

本发明提供一种半导体存储器装置，其能够满足多种可靠性条件和多种性能要求。

根据本发明的半导体存储器装置包含：存储器阵列，包含可逆且非易失性可变电阻元件；以及写入元件，基于根据写入命令的类型或在写入操作期间从外部输入的地址而选择的写入条件来将数据写入到存储器阵列。

在一实施例中，半导体存储器装置还包括存储指定写入条件的算法的存储元件，且写入元件对应于写入命令选择算法。在一实施例中，对应于多种写入条件的多个存储区域设置于存储器阵列中，且写入元件将数据写入到对应于写入条件的存储区域。在一实施例中，写入命令包含用于改良可靠性的命令。在一实施例中，写入命令包含用于改良读取操作速度的命令。