[发明专利]半导体装置

说明书

实施方式的半导体装置具备衬底、α线屏蔽层、第1半导体芯片、及第2半导体芯片。α线屏蔽层设置在衬底上。第1半导体芯片设置在α线屏蔽层上。第2半导体芯片设置在第1半导体芯片上，通过第1半导体芯片来控制运行。

[相关申请案]

本申请案享有以日本专利申请2018-165194号(申请日：2018年9月4日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。

技术领域

本发明的实施方式涉及一种半导体装置。

背景技术

半导体装置中，已知有例如在封装衬底上装载控制器芯片，且在该控制器芯片上堆叠半导体存储芯片的构造。

有时所述封装衬底中，微量地包括释出放射线之一的α线的构件。在此情形时，存在从封装衬底释出的α线引发控制器芯片误运行的可能性。

发明内容

实施方式提供一种能够避免因衬底中释出的α线导致误运行的半导体装置。

实施方式的半导体装置具备衬底、α线屏蔽层、第1半导体芯片、及第2半导体芯片。α线屏蔽层设置在衬底上。第1半导体芯片设置在α线屏蔽层上。第2半导体芯片设置在第1半导体芯片上，利用第1半导体芯片控制运行。

附图说明

图1是表示第1实施方式的半导体装置的构成的剖视图。

图2是表示第2实施方式的半导体装置的构成的剖视图。

图3是表示第2实施方式的变化例的半导体装置的构成的剖视图。

图4是表示第3实施方式的半导体装置的构成的剖视图。

具体实施方式

以下，对实施方式一边参照附图一边进行说明。另外，本发明不限于该等实施方式。

(第1实施方式)

图1是表示第1实施方式的半导体装置的构成的剖视图。图1所示之半导体装置1具备：封装衬底10、α线屏蔽层20、第1半导体芯片30、虚拟芯片40、第2半导体芯片50、及模具树脂60。

封装衬底10是包含石英或玻璃纤维布等的玻璃衬底。在封装衬底10的背面，设有连接端子11。而且，在封装衬底10内，设置有与连接端子11电性连接的布线层(未图示)。

α线屏蔽层20设置在封装衬底10上。α线屏蔽层20是由例如钨(W)或硫酸钡(BaSO₄)等不使α线透过的材料形成。

本实施方式中，α线屏蔽层20设置在粘合剂70内。粘合剂70具有第1粘合层71及第2粘合层72。第1粘合层71将α线屏蔽层20粘合在封装衬底10。第2粘合层72将第1半导体芯片30粘合在α线屏蔽层20。第1粘合层71及第2粘合层72是使用例如DAF(Die Attach Film，芯片粘结膜)形成。另外，在本实施方式中，α线屏蔽层20形成在第1粘合层71与第2粘合层72之间，但也可在粘合剂70中添加将α线屏蔽的材料。

第1半导体芯片30是控制第2半导体芯片50运行的控制器芯片。该控制器芯片具有各种元件及电路。例如，SRAM(Static Random Access Memory，静态随机存取存储器)、或该SRAM的驱动电路等设置在第2半导体芯片50。第1半导体芯片30利用接合线31而与封装衬底10的布线层(未图示)电性连接。

本实施方式中，第1半导体芯片30及接合线31被粘合剂80覆盖。在粘合剂80上，堆叠着虚拟芯片40及多个第2半导体芯片50。即，粘合剂80作为在粘合剂上堆叠半导体芯片的FOD(Film On Die)构造的一部分发挥作用。