[发明专利]一种实现DSP与ZYNQ之间高速数据传输的方法及系统

说明书

本发明公开了一种实现DSP与ZYNQ之间高速数据传输的方法及系统，包括ZYNQ、DSP和DDR存储器。ZYNQ内部配置包括PS和PL；DDR存储器与PS相连；PL内部配置包括DMA单元、控制单元、第一FIFO单元和第二FIFO单元；PS与DMA单元相连；DMA单元与控制单元相连；控制单元与第一FIFO单元、第二FIFO单元相连；DSP提供EMIF接口，与第一FIFO单元、第二FIFO单元相连；DSP与ZYNQ间实现高速数据传输。本发明通过EMIF接口和双FIFO设计实现了DSP和ZYNQ之间双向高速数据传输，为数据的实时传输及处理提供了行之有效的解决方案；可广泛应用于各种实时数据的传输和处理。

技术领域

本发明涉及DSP和ZYNQ之间数据传输技术领域，尤其涉及一种基于EMIF接口和FIFO实现DSP与ZYNQ之间高速数据传输的方法及系统。

背景技术

Xilinx公司推出的Zynq-7000系列全可编程片上系统(SoC，System on a Chip)采用了微处理器加可编程逻辑的结构，集成双核(PS，Processing System)以及最多可达相当于500多万个逻辑门可编程逻辑(PL，Programmable Logic)单元。Zynq-7000SoC系列集成ARM处理器的软件可编程性与FPGA的硬件可编程性，不仅可实现重要分析与硬件加速，同时还在单个器件上高度集成CPU、DSP、ASSP以及混合信号功能。高速数字信号处理(DSP，digital signal processing)能够快速地实现各种数字信号处理算法。结合两者优势，ZYNQ+DSP架构已经在视频监视、汽车驾驶员辅助以及工厂自动化等高端嵌入式场合有着大量的应用。多处理芯片的并行处理是提高处理能力的有效解决途径，因此，芯片之间的互联显得尤为重要，即ZYNQ与DSP之间的数据传输的实时性、有效性直接影响整个系统的处理能力。

发明内容

针对上述问题，本发明提供一种实现DSP与ZYNQ之间高速数据传输的方法；其中，所述ZYNQ内部配置包括PS和PL，所述PS与DDR存储器相连；所述PL内部配置包括DMA单元和控制单元，所述PS与所述DMA单元相连；所述DMA单元与所述控制单元相连；

所述实现DSP与ZYNQ之间高速数据传输的方法包括：

在所述ZYNQ的PL内部配置第一FIFO单元和第二FIFO单元，并将所述第一FIFO单元和所述第二FIFO单元分别与所述控制单元相连；其中，所述第一FIFO单元用于所述ZYNQ写数据和所述DSP读数据，所述第二FIFO单元用于所述DSP写数据和所述ZYNQ读数据；

通过所述DSP提供EMIF接口，将所述EMIF接口与所述第一FIFO单元、所述第二FIFO单元分别相连；用于实现所述DSP与ZYNQ之间的数据交互。

进一步地，所述方法还包括在DMA单元中配置读通道和写通道，其中读通道用于读出DDR存储器中的数据，写通道用于将数据写入DDR储存器中。

进一步地，所述方法还包括将PS配置为可控制DMA单元的读通道和写通道开始工作，并可设置所述DMA单元读写所述DDR存储器数据的地址和数量。

进一步地，所述ZYNQ向所述DSP传输数据包括以下步骤：

所述ZYNQ的PS启动PL的DMA单元，并设置数据搬移的地址和数量，所述DMA单元按照所述PS设置的参数将所述DDR存储器中的数据搬移至所述控制单元，所述控制单元将数据写入所述第一FIFO单元中；

所述DMA单元完成数据搬移时，所述PS产生中断信号，并通过所述ZYNQ的GPIO向所述DSP的中断控制器申请中断；

所述DSP响应中断，并通过所述EMIF接口从所述ZYNQ的第一FIFO单元读出数据。

进一步地，所述DSP向所述ZYNQ传输数据包括以下步骤：