[发明专利]驱动器和数据传输方法

说明书

本申请提供了一种驱动器和数据传输方法，能够实现低延时传输。该驱动器包括：CDR电路、弹性缓冲器、接收电路和发送电路。CDR电路用于从接收信号中恢复出接收时钟；接收电路用于使用接收时钟从接收信号中恢复出发送数据；弹性缓冲器用于使用接收时钟移入数据，以及使用接收时钟移出数据；发送电路用于使用接收时钟发送从弹性缓冲器移出的发送数据。

技术领域

本申请涉及通信领域，并且更具体地，涉及一种驱动器和数据传输方法。

背景技术

外围组件快速互连(peripheral component interconnect express，PCIe)总线是计算机系统中处理器连接外围设备的高速总线。由于PCIe总线的独立参考时钟开扩频(separate reference clocks with independent spread spectrum，SRIS)不需要大量的随路时钟信号，可以降低设计难度，节约成本，同时可以降低电磁辐射的影响，因此PCIeSRIS场景应用越来越广泛。同时随着PCIe信号速率提升以及PCIe总线应用的越来越广泛，两个PCIe设备之间使用带有时序恢复功能的驱动器(Retimer)的情况越来越多。而Retimer在SRIS应用时，因需要通过增加或删除SKP序列来补偿发送端和接收端频率差，从而会带来一定的延时。

在SRIS场景，每增加一级Retimer都会增加延时，这会导致系统性能的损失，在某些应用场景这种影响无法接受，比如PCIe的内存应用场景。因此如何降低Retimer SRIS应用场景的延时，是一个需要解决的问题。

发明内容

本申请提供一种驱动器和数据传输方法，能够消除由于在弹性缓冲器中增加或者删除SKP序列而引入的额外延时问题，实现低延时传输。

第一方面，提供了一种驱动器，其特征在于，包括：时钟数据恢复(clock and datarecovery，CDR)电路、弹性缓冲器(elastic buffer)、接收电路和发送电路。CDR电路用于从接收信号中恢复出接收时钟；接收电路用于使用接收时钟从接收信号中恢复出发送数据；弹性缓冲器用于使用接收时钟移入发送数据，以及使用接收时钟移出发送数据；发送电路用于使用接收时钟发送从弹性缓冲器移出的发送数据。

本领域技术人员可以理解，弹性缓冲器用于使用接收时钟移入该发送数据，以及使用接收时钟移出该发送数据具体是指，弹性缓冲器移入发送数据时所使用的时钟以及弹性缓冲器430移出发送数据时所使用的时钟，即弹性缓冲器的读时钟和写时钟，是基于该接收时钟得到的。具体地，弹性缓冲器的读时钟和写时钟等于该接收时钟除以接收电路420输出的一个符号所包含的比特(bit)个数。例如，接收电路420输出的一个符号所包含的比特个数为8时，弹性缓冲器430的读时钟和写时钟的频率等于该接收时钟的频率除以8所得到的值。

可选地，接收电路可以包括接收均衡电路、采样电路、串并转换电路和解扰/解码电路。

接收均衡电路可以包括连续时间线性均衡(continuous time linearequalization，CTLE)/判决反馈均衡(decision feedback equalization，DFE)电路。串并转换电路可以对采样电路输出的串行数据进行串并转换，得到并行数据。该并行数据可以输入至解扰/解码电路，由解扰/解码电路进行解扰/解码后，输出解扰/解码后的并行数据。该解扰/解码后的并行数据可以输入弹性缓冲器中。串并转换电路可以是任何可以实现将串行数据转换为并行数据的电路，如解串器(Deserializer)，但本申请实施例对此不作限定。

可选地，该发送电路可以包括扰码/编码电路、并串转换电路和发送均衡电路。扰码/编码电路可以对弹性缓冲器的输出进行加扰/编码，以输出符合协议或者编码结构的数据。并串转换电路可以使用接收时钟将扰码/编码电路输出的并行数据转换为串行数据。并串转换电路例如可以是串行器(Serializer)，但本申请实施例对此不作限定。发送均衡电路可以包括前向反馈均衡(feed forward equalization，FFE)电路。