[发明专利]驱动器和数据传输方法有效
申请号: | 201910060479.0 | 申请日: | 2019-01-22 |
公开(公告)号: | CN109857692B | 公开(公告)日: | 2023-06-02 |
发明(设计)人: | 李永耀;罗飞;李建康;朱江;曾杰平 | 申请(专利权)人: | 华为技术有限公司 |
主分类号: | G06F13/40 | 分类号: | G06F13/40 |
代理公司: | 北京龙双利达知识产权代理有限公司 11329 | 代理人: | 王君;肖鹂 |
地址: | 518129 广东*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 驱动器 数据传输 方法 | ||
1.一种驱动器,其特征在于,包括:时钟数据恢复CDR电路、弹性缓冲器、接收电路和发送电路;
所述CDR电路用于从接收信号中恢复出接收时钟;
所述接收电路用于使用所述接收时钟从所述接收信号中恢复出发送数据;
所述弹性缓冲器用于使用所述接收时钟移入所述发送数据,以及所述使用接收时钟移出所述发送数据;
所述发送电路用于使用所述接收时钟发送从所述弹性缓冲器移出的所述发送数据。
2.如权利要求1所述的驱动器,其特征在于,所述驱动器还包括第一时钟转换电路和第二时钟转换电路,
所述第一时钟转换电路用于基于所述接收时钟生成第一时钟,所述第一时钟的频率与期望的本地时钟的频率相同;
所述第二时钟转换电路用于基于所述第一时钟生成发送时钟,并将所述发送时钟输出至所述发送电路,所述发送时钟与所述接收时钟的频率相同。
3.如权利要求2所述的驱动器,其特征在于,
在低延时模式下,所述第二时钟转换电路的输入时钟为所述第一时钟;
在非低延时模式下,所述第二时钟转换电路的输入时钟为所述本地时钟。
4.如权利要求2或3所述的驱动器,其特征在于,所述第一时钟的频率为100MHz。
5.如权利要求1所述的驱动器,其特征在于,所述驱动器还包括信号处理单元,所述信号处理单元用于对所述接收时钟进行抖动滤波,生成发送时钟,并将所述发送时钟输出至所述发送电路,所述发送时钟与所述接收时钟的频率相同。
6.如权利要求1至3中任一项所述的驱动器,其特征在于,所述驱动器支持多个协议,并且能够选择多个协议中的一个协议工作,所述多个协议包括下述中的至少一种:
外围组件快速互连PCIe协议、加速器内存一致性接口CCIX协议或通用串行总线USB协议。
7.一种数据传输方法,其特征在于,所述方法应用于驱动器,所述驱动器包括:时钟数据恢复CDR电路、弹性缓冲器、接收电路和发送电路;
所述方法包括:
所述CDR电路从接收信号中恢复出接收时钟;
所述接收电路使用所述接收时钟从所述接收信号中恢复出发送数据;
所述弹性缓冲器使用所述接收时钟移入所述发送数据,以及使用所述接收时钟移出所述发送数据;
所述发送电路使用所述接收时钟发送从所述弹性缓冲器移出的所述发送数据。
8.如权利要求7所述的方法,其特征在于,所述驱动器还包括第一时钟转换电路和第二时钟转换电路,
所述第一时钟转换电路基于所述接收时钟生成第一时钟,所述第一时钟的频率与期望的本地时钟的频率相同;
所述第二时钟转换电路基于所述第一时钟生成发送时钟,并将所述发送时钟输出至所述发送电路,所述发送时钟与所述接收时钟的频率相同。
9.如权利要求8所述的方法,其特征在于,
在低延时模式下,向所述第二时钟转换电路输入所述第一时钟;
在非低延时模式下,向所述第二时钟转换电路输入所述本地时钟。
10.如权利要求8或9所述的方法,其特征在于,所述第一时钟的频率为100MHz。
11.如权利要求7所述的方法,其特征在于,所述驱动器还包括信号处理单元,所述信号处理单元对所述接收时钟进行抖动滤波,生成发送时钟,并将所述发送时钟输出至所述发送电路,所述发送时钟与所述接收时钟的频率相同。
12.如权利要求7至9中任一项所述的方法,其特征在于,所述驱动器支持多个协议,并且能够选择多个协议中的一个协议工作,所述多个协议包括下述中的至少一种:
外围组件快速互连PCIe协议、加速器内存一致性接口CCIX协议或通用串行总线USB协议。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华为技术有限公司,未经华为技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910060479.0/1.html,转载请声明来源钻瓜专利网。