[发明专利]一种刻蚀方法及大马士革结构的制作方法

说明书

本发明提供了一种刻蚀方法及大马士革结构的制作方法，在半导体衬底上依次形成第一氧化硅层、氮化硅层和第二氧化硅层后，首先利用第一刻蚀选择比的刻蚀气体进行第一次刻蚀以刻蚀部分厚度的所述第二氧化硅层，再利用刻蚀选择比相对较高的第二刻蚀选择比的刻蚀气体进行第二次刻蚀以刻蚀剩余的所述第二氧化硅层并暴露出所述氮化硅层；其中，进行所述第一次刻蚀的所述第二氧化硅层的厚度大于进行所述第二次刻蚀的所述第二氧化硅层的厚度。由于进行第二次刻蚀时，刻蚀气体对所述第二氧化硅层的刻蚀速率大于对所述氮化硅层的刻蚀速率，不容易发生过刻蚀的情况，因此不会导致后续形成的沟槽的底部拐角处出现凹陷，由此解决了在通过现有技术所形成的大马士革结构中填充金属插塞，金属插塞表面形貌差的问题。

技术领域

本发明涉及半导体技术领域，特别涉及一种刻蚀方法及大马士革结构的制作方法。

背景技术

随着半导体技术的发展，超大规模集成电路芯片的集成度已经高达几亿乃至几十亿器件的规模，超大规模集成电路的布线更为复杂，两层以上的多层金属互连结构广泛使用。大马士革结构作为一种互连结构广泛应用于生产线后端的半导体结构中。

如图1所示为常见的大马士革结构的结构示意图。其形成方法包括：

提供基底1，所述基底中具有金属层2，所述基底上形成有介质层3；

刻蚀所述介质层3，去除部分厚度的所述介质层3以形成沟槽4；在所述沟槽4中刻蚀所述介质层3以形成通孔5，所述通孔5暴露出所述金属层2。

而在实际生产中，发现通过现有技术形成大马士革结构，而后在形成的大马士革结构的沟槽4和通孔5内填充金属所形成的金属插塞表面形貌差，会出现平整度不高的情况，以致会影响整个半导体器件的信号传输。

发明内容

本发明的目的在于提供一种刻蚀方法及大马士革结构的制作方法，以解决在通过现有技术所形成的大马士革结构中填充金属插塞，金属插塞表面形貌差的问题。

为解决上述技术问题，本发明提供一种刻蚀方法，用于大马士革工艺中，所述方法包括：在半导体衬底上依次形成第一氧化硅层、氮化硅层和第二氧化硅层后，利用第一刻蚀选择比的刻蚀气体进行第一次刻蚀，去除部分厚度的所述第二氧化硅层以形成开口；以及，沿着所述开口利用第二刻蚀选择比的刻蚀气体进行第二次刻蚀，去除所述开口内剩余厚度的所述第二氧化硅层以暴露出所述氮化硅层；

其中，所述第一次刻蚀去除的所述第二氧化硅层的厚度大于所述第二次刻蚀去除的所述第二氧化硅层的厚度，所述第一刻蚀选择比的刻蚀气体对氮化硅的选择比小于所述第二刻蚀选择比的刻蚀气体对氮化硅的选择比。

可选地，在所述的刻蚀方法中，所述第一次刻蚀去除的所述第二氧化硅层的厚度占原始所述第二氧化硅层厚度的70％～95％。

可选地，在所述的刻蚀方法中，所述第一次刻蚀去除的所述第二氧化硅层的厚度为所述第二刻蚀去除的所述第二氧化硅层的厚度为

可选地，在所述的刻蚀方法中，所述第一刻蚀选择比的刻蚀气体的刻蚀选择比为7.5：1～8.5：1。

可选地，在所述的刻蚀方法中，所述第二刻蚀选择比的刻蚀气体的刻蚀选择比为9：1～10：1。

可选地，在所述的刻蚀方法中，所述第一刻蚀选择比的刻蚀气体为C₄F₈。

可选地，在所述的刻蚀方法中，所述第二刻蚀选择比的刻蚀气体为C₅F₈。

本发明还提供一种大马士革结构的制作方法，包括：

提供半导体衬底，在所述半导体衬底上依次形成第一氧化硅层、氮化硅层和第二氧化硅层；

依次刻蚀所述第二氧化硅层和所述氮化硅层以形成第一沟槽；