[发明专利]电路测试系统及电路测试方法

说明书

本公开内容涉及一种电路测试系统及电路测试方法。电路测试系统包含控制电路、接口电路、扫描链电路及待测电路。控制电路电性连接于测试机台，且用以接收扫描控制信号。接口电路电性连接于控制电路、测试机台、扫描链电路及待测电路。在扫描控制信号处于第一电平时，控制电路用以控制接口电路将测试机台传来的扫描测试信号传送给扫描链电路；同时，将扫描链电路内寄存器采集到的信号位移输出给测试机台判读。在扫描控制信号处于第二电平时，控制电路用以控制接口电路将待测电路产生的响应信号传递至测试机台，并经由扫描链上的寄存器采集组合逻辑电路的运算结果。

技术领域

本公开内容关于一种电路测试系统，特别是能从测试机台接收测试信号，以判断待测电路是否异常的技术。

背景技术

扫描链(Scan chain)是一种可测试性设计(Design for Testability，DFT)的实现方式，通过在集成电路中配置多个寄存器，以对集成电路的各个区域进行检测，判断是否出现异常。然而，扫描链之技术并无法测试到集成电路上的所有区域，因此仍有改良的空间。

发明内容

本公开内容之一实施方式为一种电路测试系统，包含控制电路、接口电路、扫描链电路及待测电路。控制电路电性连接于测试机台，且接收扫描控制信号。接口电路电性连接于控制电路、测试机台、扫描链电路及待测电路。扫描控制信号处于第一电平时，控制电路控制接口电路将测试机台传来的扫描测试信号传送给扫描链电路。扫描控制信号处于第二电平时，控制电路控制接口电路将待测电路产生的响应信号传递至测试机台。

附图说明

图1为本公开内容所应用之微芯片示意图。

图2为本公开内容部分实施例的电路测试系统示意图。

图3为本公开内容部分实施例的电路测试系统波形图。

图4A、图4B、图4C为本公开内容之实施例的开关电路示意图。

图5为本公开内容部分实施例的电路测试方法流程图。

图6为本公开内容部分实施例的电路测试系统示意图。

图7、图8为本公开内容部分实施例的电路测试系统波形图。

图9A、图9B、图9C为本公开内容部分实施例的开关电路示意图。

图10为本公开内容部分实施例的电路测试方法流程图。

具体实施方式

请参阅图1所示，系本公开内容所应用之微芯片示意图。在部分实施例中，本公开内容的电路测试方法系用于检测微芯片中之电路。如图1所示，微芯片内包含多个待测电路C1～C3以及多个扫描单元R1～R3。扫描链技术可检测微芯片中的部分电路，而通过本公开内容之改良，则可提升检测的覆盖率(coverage)。

在通过扫描链技术进行扫描测试(Scan test)时，检测过程包含位移模式(Shift)及采集模式(Capture)。在位移模式时，测试机台会根据扫描时钟(scan clock)产生的时钟信号，将扫描测试信号逐一输入至扫描单元R1～R3的寄存器中，此种将信号随着脉冲(pulse)输入的过程称为「位移(shift)」，如图中之虚线路径所示。而在采集模式时，扫描时钟会先停止输出时钟信号，等寄存器内的信号输出至待测电路C1～C3中(如图中之实线路径)，让待测电路C1～C3进行运算后；接着测试机台再继续发送时钟信号，使待测电路C1～C3将运算结果输出到扫描单元R1～R3中的寄存器中，此种运算后将结果输出到扫描单元R1～R3的过程称为采集。