[发明专利]暂态电压抑制元件

说明书

本发明提供一种暂态电压抑制元件，包括电源端、接地端、齐纳二极管、二极管串以及隔离元件。齐纳二极管耦接于电源端与接地端之间，且齐纳二极管与电源端之间具有节点。二极管串具有第一端、第二端及输出输入端。第二端耦接接地端。隔离元件耦接于节点与第一端之间。当异常电流流经隔离元件，且单位时间内的异常电流的能量超过隔离元件的预设值时，隔离元件阻断异常电流的通路。

技术领域

本发明涉及一种静电放电保护元件，尤其涉及一种暂态电压抑制元件。

背景技术

随着目前科技的高速发展，集成电路广泛用于电子装置中。而静电放电(ElectroStatic Discharge，ESD)事件是导致集成电路损坏的主要问题之一。更有甚者，不仅集成电路，连带包含集成电路的主机系统都可能被损坏。

在现有的技术领域中，会利用暂态电压抑制器(transient voltagesuppressors，TVS)进行静电放电防护动作。然而，当主机为关闭状态(off state)时插上带电元件，逆向电流会从带电元件回灌到主机的电源端(Vdd)，导致主机电源端的其他电路元件损坏。另一方面，当暂态电压抑制器的电源端与接地端之间的高压维持较久使其持续导通时，容易造成电源端与接地端发生电超载(Electrical Over Stress，EOS)现象。也就是说，暂态电压抑制器承受到超过所能负荷的电流或电压，而使得暂态电压抑制器内的元件遭到损坏，导致系统因电源端与接地端短路而烧毁(burn out)。此乃所属领域的技术人员长久以来致力解决的问题。

发明内容

本发明提供一种暂态电压抑制元件，其可阻挡电超载(EOS)电流并同时具有ESD保护能力。

本发明提供一种暂态电压抑制元件，包括电源端、接地端、齐纳二极管、二极管串以及隔离元件。齐纳二极管耦接于电源端与接地端之间，且齐纳二极管与电源端之间具有节点。二极管串具有第一端、第二端及输出输入端。第二端耦接接地端。隔离元件耦接于节点与第一端之间。当异常电流流经隔离元件，且单位时间内的异常电流的能量超过隔离元件的预设值时，隔离元件阻断异常电流的通路。

在本发明的一实施例中，上述的隔离元件包括电容器，预设值对应于电容器的饱和能量或电容值。

在本发明的一实施例中，上述的隔离元件包括熔断器(fuse)，预设值对应于熔断器的额定值。

在本发明的一实施例中，上述的熔断器包括金属层、多晶硅层或其组合。

在本发明的一实施例中，上述的隔离元件包括彼此并联的多个熔断器，预设值对应于多个熔断器中的最大额定值。

在本发明的一实施例中，上述的隔离元件包括彼此串联的电容器与熔断器，预设值对应于电容器的饱和能量或熔断器的额定值中较小者。

在本发明的一实施例中，上述的暂态电压抑制元件还包括反向驱动二极管(backdrive diode)耦接在节点与电源端之间。

基于上述，本发明一实施例将隔离元件配置在齐纳二极管与电源端之间的节点与二极管串的第一端之间，使得ESD电流(瞬间电流)可通过齐纳二极管排除，且可阻挡EOS电流(直流大电流)，进而防止系统烧坏(burn out)的情况发生。另外，本发明另一实施例也可选择性将反向驱动二极管配置在节点与电源端之间，以达到双重保护效果。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。

附图说明

图1示出为本发明的第一实施例的一种暂态电压抑制元件的电路图。

图2A示出为本发明一实施例的隔离元件的电路示意图。

图2B示出为本发明另一实施例的隔离元件的电路示意图。