[发明专利]一种控制方法、微控制单元及计算机存储介质

说明书

本申请实施例公开了一种控制方法，所述方法应用于一微控制单元中，该微创控制单元的GPIO接口电路单个接口连接至外围电路，该方法包括：根据获取到的控制指令控制GPIO接口电路单个接口的状态，确定在第一状态下GPIO接口电路单个接口的输入电平的逻辑电平，以及确定在第二状态下GPIO接口电路单个接口的输入电平的逻辑电平，根据第一状态下的逻辑电平和第二状态下的逻辑电平，确定与外围电路相连接的GPIO接口电路单个接口所识别的硬件版本号。本申请实施例还同时提供了一种微控制单元及计算机存储介质。

技术领域

本申请涉及通用输入/输出(GPIO,General Purpose Input Output)的外围硬件电路的版本识别技术，尤其涉及一种控制方法、微控制单元及计算机存储介质。

背景技术

目前，现在电子产品在产品研发过程中，由于电子元器件硬件版本改动较多或整机需要兼容的各种硬件配件版本较多，通常使用不同的GPIO配合外围硬件电路进行版本识别。

通常情况下，单个GPIO只能识别两个硬件版本，在项目需要兼容的硬件版本较多的情况下，版本识别需求的GPIO资源较多，极大地占用了整机的GPIO资源；由此可以看出，现有的GPIO单个接口识别硬件版本的数量较少，导致整机识别硬件本占据较大的GPIO资源。

发明内容

本申请实施例期望提供一种控制方法、微控制单元及计算机存储介质，能够提高GPIO单个接口识别硬件版本的数量。

本申请的技术方案是这样实现的：

本申请实施例提供了一种控制方法，所述方法应用于一微控制单元中，所述微控制单元的通用输入/输出GPIO接口电路单个接口连接至外围电路，所述方法包括：

根据获取到的控制指令控制所述GPIO接口电路单个接口的状态；其中，所述GPIO接口电路单个接口的状态包括：第一状态和第二状态，所述第一状态为：所述GPIO接口电路中单个接口的上拉电阻处于连通状态且所述GPIO接口电路中单个接口的下拉电阻处于断开状态，所述第二状态为：所述GPIO接口电路中单个接口的上拉电阻处于断开状态且所述GPIO接口电路中单个接口的下拉电阻处于连通状态；

确定在所述第一状态下所述GPIO接口电路单个接口的输入电平的逻辑电平，以及确定在所述第二状态下所述GPIO接口电路单个接口的输入电平的逻辑电平；

根据所述第一状态下的逻辑电平和所述第二状态下的逻辑电平，确定与所述外围电路相连接的所述GPIO接口电路单个接口所识别的硬件版本号；

其中，所述外围电路为上拉电阻电路，或者所述外围电路为下拉电阻电路，或者所述外围电路为空。

在上述方法中，所述确定在所述第一状态下所述GPIO接口电路单个接口的输入电平的逻辑电平，以及确定在所述第二状态下所述GPIO接口电路单个接口的输入电平的逻辑电平，包括：

获取逻辑电平为低的输入电压最大值和逻辑电平为高的输入电压最小值；

读取在所述第一状态下所述GPIO接口电路单个接口的输入电平，并读取在所述第二状态下所述GPIO接口电路单个接口的输入电平；

根据所述逻辑电平为低的输入电压最大值、所述逻辑电平为高的输入电压最小值、所述第一状态下所述GPIO接口电路单个接口的输入电平和所述第二状态下所述GPIO接口电路单个接口的输入电平，确定在所述第一状态下所述GPIO接口电路单个接口的输入电平的逻辑电平和所述第二状态下所述GPIO接口电路单个接口的输入电平的逻辑电平。

在上述方法中，所述获取逻辑电平为低的最大值和逻辑电平为高的最小值，包括：

设置所述逻辑电平为低的输入电压最大值和所述逻辑电平为高的输入电压最小值；