[发明专利]一种控制方法、微控制单元及计算机存储介质

权利要求书

1.一种控制方法，其特征在于，所述方法应用于一微控制单元中，所述微控制单元的通用输入/输出GPIO接口电路单个接口连接至外围电路，所述方法包括：

根据获取到的控制指令控制所述GPIO接口电路单个接口的状态；其中，所述GPIO接口电路单个接口的状态包括：第一状态和第二状态，所述第一状态为：所述GPIO接口电路中单个接口的上拉电阻处于连通状态且所述GPIO接口电路中单个接口的下拉电阻处于断开状态，所述第二状态为：所述GPIO接口电路中单个接口的上拉电阻处于断开状态且所述GPIO接口电路中单个接口的下拉电阻处于连通状态；

确定在所述第一状态下所述GPIO接口电路单个接口的输入电平的逻辑电平，以及确定在所述第二状态下所述GPIO接口电路单个接口的输入电平的逻辑电平；

根据所述第一状态下的逻辑电平和所述第二状态下的逻辑电平，确定与所述外围电路相连接的所述GPIO接口电路单个接口所识别的硬件版本号；

其中，所述外围电路为上拉电阻电路，或者所述外围电路为下拉电阻电路，或者所述外围电路为空。

2.根据权利要求1所述的方法，其特征在于，所述确定在所述第一状态下所述GPIO接口电路单个接口的输入电平的逻辑电平，以及确定在所述第二状态下所述GPIO接口电路单个接口的输入电平的逻辑电平，包括：

获取逻辑电平为低的最大值和逻辑电平为高的最小值；

读取在所述第一状态下所述GPIO接口电路单个接口的输入电平，并读取在所述第二状态下所述GPIO接口电路单个接口的输入电平；

根据所述逻辑电平为低的最大值、所述逻辑电平为高的最小值、所述第一状态下所述GPIO接口电路单个接口的输入电平和所述第二状态下所述GPIO接口电路单个接口的输入电平，确定在所述第一状态下所述GPIO接口电路单个接口的输入电平的逻辑电平和所述第二状态下所述GPIO接口电路单个接口的输入电平的逻辑电平。

3.根据权利要求2所述的方法，其特征在于，所述获取逻辑电平为低的最大值和逻辑电平为高的最小值，包括：

设置所述逻辑电平为低的输入电压最大值和所述逻辑电平为高的输入电压最小值；

其中，所述逻辑电平为低的输入电压最大值大于所述外围电路的上拉电阻的阻值与阻值之和的比值；所述逻辑电平为高的输入电压最小值小于所述GPIO接口电路单个接口的下拉电阻的阻值与所述阻值之和的比值；

所述阻值之和等于所述外围电路的上拉电阻的阻值与所述GPIO接口电路单个接口的下拉电阻的阻值之和。

4.根据权利要求3所述的方法，其特征在于，当所述外围电路为上拉电阻电路时，对应地，所述根据所述逻辑电平为低的输入电压最大值、所述逻辑电平为高的输入电压最小值、所述第一状态下所述GPIO接口电路单个接口的输入电平和所述第二状态下所述GPIO接口电路单个接口的输入电平，确定在所述第一状态下所述GPIO接口电路单个接口的输入电平的逻辑电平和所述第二状态下所述GPIO接口电路单个接口的输入电平的逻辑电平，包括：

确定在所述第一状态下所述GPIO接口电路单个接口的输入电平的逻辑电平为高，并确定在所述第二状态下所述GPIO接口电路单个接口的输入电平的逻辑电平为高；

对应地，根据所述第一状态下的逻辑电平和所述第二状态下的逻辑电平，确定与所述上拉电阻电路相连接的所述GPIO接口电路单个接口所识别的硬件版本号，包括：

当所述第一状态下的逻辑电平为高，且所述第二状态下的逻辑电平为高时，确定所述GPIO接口电路单个接口所识别的硬件版本号为第一硬件版本号。