[发明专利]半导体器件以及半导体器件的制造方法

说明书

半导体器件以及半导体器件的制造方法。一种半导体器件包括具有阱掺杂剂的阱结构、包括在阱结构上方层叠的第一层叠结构、第二层叠结构和第三层叠结构的栅极层叠结构以及穿透栅极层叠结构的沟道图案。栅极层叠结构的侧壁在其第一层叠结构和第三层叠结构之间的侧壁中形成有凹槽，使得第一层叠结构和第三层叠结构在与层叠方向垂直的方向上比第二层叠结构突出更多。沟道图案沿着阱结构和栅极层叠结构之间的水平空间的表面延伸。半导体器件还包括沿着沟道图案的外壁延伸的存储器图案、形成在栅极层叠结构的侧壁上的间隔物绝缘图案以及形成在间隔物绝缘图案上的掺杂半导体图案。

技术领域

本公开总体上可涉及半导体器件以及半导体器件的制造方法，更具体地，涉及一种三维半导体器件以及该三维半导体器件的制造方法。

背景技术

半导体器件包括能够存储数据的多个存储器单元。为了改进半导体器件的集成度，已开发了用于减小存储器单元所占据的面积的各种技术。为了减小存储器单元所占据的面积，各个存储器单元可被精细地构图。然而，对存储器单元可多么精细地构图存在限制。为了克服该限制，已开发了用于在有限的面积内以三维方式布置存储器单元的各种技术。

发明内容

根据实施方式，一种半导体器件包括：阱结构，其包括阱掺杂剂；以及栅极层叠结构，其包括第一层叠结构、第二层叠结构和第三层叠结构。第一层叠结构、第二层叠结构和第三层叠结构在阱结构上方在第一方向上连续地层叠。栅极层叠结构包括形成在其侧壁中的凹槽，该凹槽被限定在第一层叠结构和第三层叠结构之间，其中，第一层叠结构和第三层叠结构在与第一方向垂直的第二方向上比第二层叠结构更远地突出。该半导体器件还包括穿透栅极层叠结构的沟道图案，该沟道图案沿着阱结构和栅极层叠结构之间的水平空间的表面延伸。该半导体器件还包括沿着沟道图案的外壁延伸的存储器图案、形成在栅极层叠结构的侧壁上的间隔物绝缘图案以及形成在间隔物绝缘图案上的掺杂半导体图案。掺杂半导体图案包括源极掺杂剂并朝着水平空间延伸以接触沟道图案。

根据另一实施方式，一种半导体器件包括穿透阱结构的支撑件。支撑件在第一方向上比阱结构延伸更远。该半导体器件还包括设置在支撑件上的第一层叠结构和第二层叠结构、设置在第一栅极层叠结构和第二栅极层叠结构之间的掺杂半导体图案、穿透第一栅极层叠结构的第一沟道图案、穿透第二栅极层叠结构的第二沟道图案、沿着第一沟道图案的外壁延伸的第一存储器图案以及沿着第二沟道图案的外壁延伸的第二存储器图案。掺杂半导体图案包括在第一方向上延伸的垂直部分以及从垂直部分的两侧朝着第一栅极层叠结构的侧壁和第二栅极层叠结构的侧壁突出的水平突出部分。第一沟道图案沿着第一栅极层叠结构的底表面延伸以与掺杂半导体图案接触，该第一沟道图案沿着支撑件的侧壁以及阱结构的上表面的在第一栅极层叠结构下方的部分延伸。第二沟道图案沿着第二栅极层叠结构的底表面延伸以与掺杂半导体图案接触，该第二沟道图案沿着支撑件的侧壁以及阱结构的上表面的在第二栅极层叠结构下方的部分延伸。

根据实施方式，一种制造半导体器件的方法包括以下步骤：形成阱结构；形成穿透阱结构的支撑件，支撑件从阱结构在上方向上延伸；在支撑件上形成第一层叠结构；在第一层叠结构上形成第二层叠结构，该第二层叠结构被蚀刻停止图案穿透；在第二层叠结构上形成延伸以覆盖蚀刻停止图案的第三层叠结构；形成穿透第三层叠结构和蚀刻停止图案的狭缝，该狭缝延伸到第一层叠结构的内部；去除留在狭缝的两侧的蚀刻停止图案，使得在第三层叠结构和第一层叠结构之间限定底切区域，并且第二层叠结构的侧壁暴露；以及通过狭缝和底切区域利用导电图案取代第一至第三层叠结构中的每一个的牺牲层。

附图说明

本文中参照附图描述示例实施方式。附图表示有限数量的可能实施方式。因此，所提供的附图和描述不应被解释为排除与所呈现的权利要求一致的其它可能实施方式。所呈现的实施方式被描述以将本教导传达给本领域技术人员。

在附图中，为了例示清晰，尺寸可能被夸大。将理解，当元件被称为在两个元件“之间”时，其可以是这两个元件之间的仅有元件，或者也可存在一个或更多个中间元件。贯穿附图，相似的标号表示相似的元件。