[发明专利]半导体器件以及半导体器件的制造方法

权利要求书

1.一种半导体器件，该半导体器件包括：

阱结构，该阱结构包含阱掺杂剂；

栅极层叠结构，该栅极层叠结构包括在所述阱结构上方在第一方向上连续地层叠的第一层叠结构、第二层叠结构和第三层叠结构，该栅极层叠结构包括形成在所述栅极层叠结构的侧壁中的凹槽，其中，所述凹槽被限定在所述第一层叠结构与所述第三层叠结构之间，并且其中，所述第一层叠结构和所述第三层叠结构在垂直于所述第一方向的第二方向上比所述第二层叠结构突出更多；

沟道图案，该沟道图案穿透所述栅极层叠结构，该沟道图案沿着所述阱结构和所述栅极层叠结构之间的水平空间的表面延伸；

存储器图案，该存储器图案沿着所述沟道图案的外壁延伸；

间隔物绝缘图案，该间隔物绝缘图案形成在所述栅极层叠结构的所述侧壁上；以及

掺杂半导体图案，该掺杂半导体图案形成在所述间隔物绝缘图案上，该掺杂半导体图案朝着所述水平空间延伸以接触所述沟道图案，该掺杂半导体图案包含源极掺杂剂。

2.根据权利要求1所述的半导体器件，其中，所述第一层叠结构包括至少一对在所述第一方向上交替地层叠的第一导电图案和第一层间绝缘层，

其中，所述第一导电图案设置在所述第一层叠结构的最下层中，

其中，所述第二层叠结构包括至少一对在所述第一方向上交替地层叠的第二导电图案和第二层间绝缘层，

其中，所述第三层叠结构包括至少一对在所述第一方向上交替地层叠的第三导电图案和第三层间绝缘层，

其中，所述第一导电图案和所述第三导电图案朝着所述间隔物绝缘图案比所述第二导电图案突出更多，并且

其中，所述第一层间绝缘层和所述第三层间绝缘层朝着所述间隔物绝缘图案比所述第二层间绝缘层突出更多。

3.根据权利要求1所述的半导体器件，其中，突起和凹陷形成在所述凹槽中和所述第一层叠结构、所述第二层叠结构和所述第三层叠结构中的每一个的面向所述间隔物绝缘图案的侧壁中。

4.根据权利要求1所述的半导体器件，其中，所述沟道图案和所述存储器图案在所述第二方向上沿着所述间隔物绝缘图案的下表面比所述第一层叠结构突出更多以与所述掺杂半导体图案接触，

其中，所述沟道图案包括结，并且

其中，所述结包含所述源极掺杂剂并从所述沟道图案的源极接触表面限定在所述沟道图案中，其中，所述源极接触表面与所述掺杂半导体图案接触。

5.根据权利要求1所述的半导体器件，其中，所述掺杂半导体图案在所述第二方向上朝着所述凹槽突出。

6.根据权利要求1所述的半导体器件，该半导体器件还包括穿透所述阱结构的支撑件，所述支撑件朝着所述栅极层叠结构延伸，

其中，所述沟道图案和所述存储器图案沿着限定所述水平空间的表面的所述阱结构的上表面、各个所述支撑件的侧壁和所述栅极层叠结构的底表面延伸。

7.根据权利要求6所述的半导体器件，该半导体器件还包括：

阱接触结构，该阱接触结构与所述阱结构接触并与所述掺杂半导体图案交叠，该阱接触结构与沿着所述阱结构的上表面延伸的所述沟道图案的一部分接触；以及

阱-源极间绝缘层，该阱-源极间绝缘层设置在所述阱接触结构和所述掺杂半导体图案之间，

其中，所述掺杂半导体图案和所述阱接触结构中的每一个包括平行于所述支撑件延伸的部分。

8.根据权利要求7所述的半导体器件，该半导体器件还包括穿透所述栅极层叠结构的绝缘图案，该绝缘图案延伸到所述水平空间的内部，该绝缘图案具有与所述掺杂半导体图案、所述阱接触结构和所述阱-源极间绝缘层接触的侧壁，

其中，所述沟道图案和所述存储器图案沿着所述绝缘图案与各个所述支撑件之间的界面，沿着所述绝缘图案与所述阱结构之间的界面，并且沿着所述绝缘图案与所述栅极层叠结构之间的界面延伸。

9.根据权利要求8所述的半导体器件，其中，所述掺杂半导体图案和所述阱接触结构中的每一个由硅层形成。