[发明专利]存储器结构及其编程方法与读取方法

说明书

本发明公开一种存储器结构及其编程方法与读取方法，其中该存储器结构包括：第一选择晶体管、第一浮置栅极晶体管、第二选择晶体管、第二浮置栅极晶体管与第七掺杂区。第一选择晶体管包括选择栅极、第一掺杂区与第二掺杂区。第一浮置栅极晶体管包括浮置栅极、第二掺杂区与第三掺杂区。第二选择晶体管包括选择栅极、第四掺杂区与第五掺杂区。第二浮置栅极晶体管包括浮置栅极、第五掺杂区与第六掺杂区。第二浮置栅极晶体管中的浮置栅极的栅极宽度大于第一浮置栅极晶体管中的浮置栅极的栅极宽度。浮置栅极至少覆盖部分第七掺杂区。上述存储器结构可有效地提升存储器元件的电性效能。

技术领域

本发明涉及一种半导体结构及其操作方法，且特别是涉及一种存储器结构及其编程方法与读取方法。

背景技术

由于非挥发性存储器具有存入的数据在断电后也不会消失的优点，因此许多电器产品中必须具备此类存储器，以维持电器产品开机时的正常操作。然而，如何能够进一步地提升存储器元件的电性效能(electrical performance)为目前业界持续努力的目标。

发明内容

本发明提供一种存储器结构，其可有效地提升存储器元件的电性效能。

本发明提供一种存储器结构的编程方法，其可有效地提升编程效能。

本发明提供一种存储器结构的读取方法，其可有效地提升读取效能。

本发明提出一种存储器结构，包括第一选择晶体管、第一浮置栅极晶体管、第二选择晶体管、第二浮置栅极晶体管与第七掺杂区。第一选择晶体管包括选择栅极及位于选择栅极两侧的第一掺杂区与第二掺杂区。第一浮置栅极晶体管包括浮置栅极及位于浮置栅极两侧的第二掺杂区与第三掺杂区。第二选择晶体管包括选择栅极及位于选择栅极两侧的第四掺杂区与第五掺杂区。第二浮置栅极晶体管包括浮置栅极及位于浮置栅极两侧的第五掺杂区与第六掺杂区。第二浮置栅极晶体管中的浮置栅极的栅极宽度大于第一浮置栅极晶体管中的浮置栅极的栅极宽度。浮置栅极至少覆盖部分第七掺杂区。

依照本发明的一实施例所述，在上述存储器结构中，第二浮置栅极晶体管中的浮置栅极的栅极长度可大于第一浮置栅极晶体管中的浮置栅极的栅极长度。

依照本发明的一实施例所述，在上述存储器结构中，第二选择晶体管中的选择栅极的栅极宽度可大于第一选择晶体管中的选择栅极的栅极宽度。

依照本发明的一实施例所述，在上述存储器结构中，第一选择晶体管中的选择栅极的栅极宽度可大于第一浮置栅极晶体管中的浮置栅极的栅极宽度。

依照本发明的一实施例所述，在上述存储器结构中，选择栅极与浮置栅极可彼此分离设置且可在第一方向上延伸。

依照本发明的一实施例所述，在上述存储器结构中，选择栅极可延伸通过第一选择晶体管与第二选择晶体管。

依照本发明的一实施例所述，在上述存储器结构中，浮置栅极可延伸通过第一浮置栅极晶体管与第二浮置栅极晶体管。

依照本发明的一实施例所述，在上述存储器结构中，第一选择晶体管与第一浮置栅极晶体管可在第二方向上排列，且第二方向相交于第一方向。

依照本发明的一实施例所述，在上述存储器结构中，第二选择晶体管与第二浮置栅极晶体管可在第二方向上排列，且第二方向相交于第一方向。

依照本发明的一实施例所述，在上述存储器结构中，第一选择晶体管、第二选择晶体管、第一浮置栅极晶体管与第二浮置栅极晶体管例如是P型金属氧化物半导体晶体管(PMOS transistor)，且第一掺杂区至第六掺杂区例如是P型掺杂区。

依照本发明的一实施例所述，在上述存储器结构中，还可包括N型阱区。第一掺杂区至第六掺杂区可位于N型阱区中。

依照本发明的一实施例所述，在上述存储器结构中，还可包括P型阱区。P型阱区位于N型阱区与第七掺杂区之间。