[发明专利]存储器结构及其编程方法与读取方法

权利要求书

1.一种存储器结构，其特征在于，包括：

第一选择晶体管，包括选择栅极及位于所述选择栅极两侧的第一掺杂区与第二掺杂区；

第一浮置栅极晶体管，包括浮置栅极及位于所述浮置栅极两侧的所述第二掺杂区与第三掺杂区；

第二选择晶体管，包括所述选择栅极及位于所述选择栅极两侧的第四掺杂区与第五掺杂区；

第二浮置栅极晶体管，包括所述浮置栅极及位于所述浮置栅极两侧的所述第五掺杂区与第六掺杂区，其中所述第二浮置栅极晶体管中的所述浮置栅极的栅极宽度大于所述第一浮置栅极晶体管中的所述浮置栅极的栅极宽度；以及

第七掺杂区，其中所述浮置栅极至少覆盖部分所述第七掺杂区，

其中所述第一选择晶体管、所述第二选择晶体管、所述第一浮置栅极晶体管与所述第二浮置栅极晶体管为P型金属氧化物半导体晶体管，且所述第一掺杂区至所述第六掺杂区为P型掺杂区，

其中在由所述第一选择晶体管与所述第一浮置栅极晶体管所形成的路径上进行编程操作时，对所述第四掺杂区与第六掺杂区施加斜坡电压，

其中所述斜坡电压的电压施加模式为从0V增加至编程电压。

2.根据权利要求1所述的存储器结构，其特征在于，还包括N型阱区，其中所述第一掺杂区至所述第六掺杂区位于所述N型阱区中。

3.根据权利要求2所述的存储器结构，其特征在于，还包括P型阱区，其中所述P型阱区位于所述N型阱区与所述第七掺杂区之间。

4.根据权利要求1所述的存储器结构，其特征在于，所述第七掺杂区为N型掺杂区，且位于P型基底或P型阱区中。

5.根据权利要求1所述的存储器结构，其特征在于，在由所述第一选择晶体管与所述第一浮置栅极晶体管所形成的路径上进行编程操作时，还包括对所述第七掺杂区施加所述斜坡电压。

6.根据权利要求5所述的存储器结构，其特征在于，所述斜坡电压的所述电压施加模式包括单阶段渐增施加模式、多阶段渐增施加模式或平滑渐增施加模式。

7.一种存储器结构，其特征在于，包括：

第一选择晶体管，包括选择栅极及位于所述选择栅极两侧的第一掺杂区与第二掺杂区；

第一浮置栅极晶体管，包括浮置栅极及位于所述浮置栅极两侧的所述第二掺杂区与第三掺杂区；

第二选择晶体管，包括所述选择栅极及位于所述选择栅极两侧的第四掺杂区与第五掺杂区；

第二浮置栅极晶体管，包括所述浮置栅极及位于所述浮置栅极两侧的所述第五掺杂区与第六掺杂区，其中所述第二浮置栅极晶体管中的所述浮置栅极的栅极宽度大于所述第一浮置栅极晶体管中的所述浮置栅极的栅极宽度；以及

第七掺杂区，其中所述浮置栅极至少覆盖部分所述第七掺杂区，

其中所述第一选择晶体管、所述第二选择晶体管、所述第一浮置栅极晶体管与所述第二浮置栅极晶体管为N型金属氧化物半导体晶体管，且所述第一掺杂区至所述第六掺杂区为N型掺杂区，

其中在由所述第一选择晶体管与所述第一浮置栅极晶体管所形成的路径上进行编程操作时，对所述第四掺杂区与第六掺杂区施加编程电压。

8.根据权利要求1或7所述的存储器结构，其特征在于，所述第二浮置栅极晶体管中的所述浮置栅极的栅极长度大于所述第一浮置栅极晶体管中的所述浮置栅极的栅极长度。

9.根据权利要求1或7所述的存储器结构，其特征在于，所述第二选择晶体管中的所述选择栅极的栅极宽度大于所述第一选择晶体管中的所述选择栅极的栅极宽度。

10.根据权利要求1或7所述的存储器结构，其特征在于，所述第一选择晶体管中的所述选择栅极的栅极宽度大于所述第一浮置栅极晶体管中的所述浮置栅极的栅极宽度。

11.根据权利要求1或7所述的存储器结构，其特征在于，所述选择栅极与所述浮置栅极彼此分离设置且在第一方向上延伸。