[发明专利]半导体装置

说明书

实施方式的半导体装置具备第1导电型的第1半导体层、第2导电型的第2半导体层和第2导电型的第3半导体层。第2半导体层及第3半导体层设置在第1半导体层上。第2半导体层具有将其一部分有选择地除去的凹槽部和将其包围的外缘部。第3半导体层在沿着第2半导体层的凹槽部与第1半导体层之间的第1边界的第1方向上与第2半导体层隔开配置。与第1边界交叉的第2方向上的第1边界附近的第2导电型杂质分布、和外缘部与第1半导体层之间的第2边界附近处的第2方向上的第2导电型杂质分布大致相同，第2边界附近处的第2方向上的第2导电型杂质分布和第1半导体层与第3半导体层之间的第3边界附近处的第2方向的第2导电型杂质分布大致相同。

本申请基于日本特许申请2018－154593号(申请日：2018年8月21日)主张优先权。本申请通过参照该基础申请而包括其全部内容。

技术领域

本发明涉及半导体装置。

背景技术

在电力控制中使用的半导体装置例如具备P型半导体层、N型半导体层、及配置在其之间的杂质浓度较低的低浓度层，即所谓I层(Intrinsic layer，本征层)或漂移层。在这样的构造的半导体装置中，例如如果从P型半导体层向低浓度层内注入的空穴的量变多，则通态电阻被降低，但从接通状态向断开状态的开关速度变慢。因而，为了减小通态电阻且提高开关速度，适当地控制向低浓度层的空穴的注入量是重要的。

发明内容

本发明提供一种能够控制向低浓度层的载流子注入，使破坏耐受量提高的半导体装置。

有关技术方案的半导体装置具备第1导电型的第1半导体层、第2导电型的第2半导体层和第2导电型的第3半导体层。上述第2半导体层及上述第3半导体层设置在上述第1半导体层上。上述第2半导体层具有将其一部分有选择地除去的凹槽部和将上述凹槽部包围的外缘部。上述第3半导体层在第1方向上与上述第2半导体层隔开而配置，该第1方向是沿着上述第2半导体层的上述凹槽部与上述第1半导体层之间的第1边界的方向。与上述第1边界交叉的第2方向上的上述第1边界附近的第2导电型杂质分布、和上述外缘部与上述第1半导体层之间的第2边界附近处的上述第2方向上的第2导电型杂质分布大致相同，上述第2边界附近处的上述第2方向上的第2导电型杂质分布和上述第1半导体层与上述第3半导体层之间的第3边界附近处的上述第2方向上的第2导电型杂质分布大致相同。

附图说明

图1是表示有关第1实施方式的半导体装置的示意剖视图。

图2是表示有关第1实施方式的半导体装置的示意平面图。

图3的(a)及图3的(b)是表示有关第1实施方式的半导体装置的杂质分布的示意图。

图4是表示有关第1实施方式的第1变形例的半导体装置的示意剖视图。

图5是表示有关第1实施方式的第2变形例的半导体装置的示意剖视图。

图6是表示有关第1实施方式的第3变形例的半导体装置的示意剖视图。

图7的(a)及图7的(b)是表示有关第1实施方式的第3变形例的半导体装置的示意平面图。

图8是表示有关第1实施方式的第4变形例的半导体装置的示意剖视图。

图9是表示有关第2实施方式的半导体装置的示意剖视图。

图10是表示有关第2实施方式的半导体装置的示意平面图。

图11是表示有关第2实施方式的第1变形例的半导体装置的示意剖视图。

图12是表示有关第2实施方式的第2变形例的半导体装置的示意剖视图。

图13是表示有关第2实施方式的第2变形例的半导体装置的示意平面图。