[发明专利]半导体装置在审
| 申请号: | 201910011234.9 | 申请日: | 2019-01-07 |
| 公开(公告)号: | CN110854207A | 公开(公告)日: | 2020-02-28 |
| 发明(设计)人: | 和泉正人 | 申请(专利权)人: | 株式会社东芝;东芝电子元件及存储装置株式会社 |
| 主分类号: | H01L29/868 | 分类号: | H01L29/868;H01L29/06;H01L29/36 |
| 代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 高迪 |
| 地址: | 日本*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 半导体 装置 | ||
1.一种半导体装置,其特征在于,
具备:
第1导电型的第1半导体层;
第2半导体层,是设置在上述第1半导体层上的第2导电型的第2半导体层,具有设置在上述第2半导体层的内部的凹槽部和将上述凹槽部包围的外缘部;以及
第2导电型的第3半导体层,设置在上述第1半导体层上,在第1方向上与上述第2半导体层隔开而配置,上述第1方向是沿着上述第1半导体层与上述第2半导体层的上述凹槽部之间的第1边界的方向;
上述第2半导体层具有上述第1边界附近的第2导电型杂质的第1分布、和上述第2半导体层的上述外缘部与上述第1半导体层之间的第2边界附近的第2导电型杂质的第2分布,上述第1及第2分布定义在与上述第1边界交叉的第2方向上,上述第1分布与上述第2分布大致相同;
上述第3半导体层具有上述第1半导体层与上述第3半导体层之间的第3边界附近处的第2导电型杂质的第3分布,上述第3分布定义在上述第2方向上,与上述第2分布大致相同。
2.如权利要求1所述的半导体装置,其特征在于,
还具备:
第1电极,与上述第2半导体层的上述凹槽部电气地连接;以及
接触层,设置在上述凹槽部与上述第1电极之间,包含比上述凹槽部的第2导电型杂质高浓度的第2导电型杂质。
3.如权利要求2所述的半导体装置,其特征在于,
上述接触层沿着上述凹槽部与上述第1电极的边界设置多个;
上述多个接触层相互隔开而配置。
4.如权利要求1所述的半导体装置,其特征在于,
上述第2半导体层具有多个上述凹槽部。
5.如权利要求4所述的半导体装置,其特征在于,
还具备第1电极,该第1电极以将上述第2半导体层的除了上述外缘部以外的表面覆盖的方式设置,与多个凹槽部电气地连接。
6.如权利要求1所述的半导体装置,其特征在于,
上述第2半导体层具有被上述凹槽部包围的岛状的凸部。
7.如权利要求6所述的半导体装置,其特征在于,
上述岛状的凸部具有位于与上述外缘部的上表面相同的水平的上表面。
8.如权利要求6所述的半导体装置,其特征在于,
还具备第1电极,该第1电极将上述凹槽部和上述岛状的凸部覆盖,与上述凹槽部及上述岛状的凸部电气地连接。
9.如权利要求8所述的半导体装置,其特征在于,
还具备接触层,该接触层设置在上述凹槽部与上述电极之间,含有比上述凹槽部的第2导电型杂质高浓度的第2导电型杂质;
在上述岛状的凸部与上述电极之间没有设置上述接触层。
10.如权利要求2所述的半导体装置,其特征在于,
还具备:
第2电极,与上述第1半导体层电气地连接;
第3电极,与上述第3半导体层电气地连接;
上述第1半导体层的一部分及上述第2半导体层位于上述第1电极与上述第2电极之间;
上述第1半导体层的另一部分及上述第3半导体层位于上述第3电极与上述第2电极之间。
11.如权利要求10所述的半导体装置,其特征在于,
还具备第1导电型的第4半导体层,该第4半导体层设置在上述第1半导体层与上述第2电极之间,含有比上述第1半导体层的第1导电型杂质高浓度的第1导电型杂质;
上述第2电极与上述第4半导体层电气地连接;
上述第1半导体层经由上述第4半导体层与上述第2电极电气地连接。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社东芝;东芝电子元件及存储装置株式会社,未经株式会社东芝;东芝电子元件及存储装置株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910011234.9/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类





