[发明专利]嵌入式电容结构及其制备方法、存储装置

说明书

本公开提供了一种嵌入式电容结构及其制备方法、存储装置，属于半导体技术领域。该嵌入式电容结构的制备方法包括：在一衬底的一侧形成中间层；在中间层远离衬底的一侧形成第一支承层；形成电容孔，电容孔贯穿中间层和第一支承层；形成覆盖电容孔的内表面的第一电极；在第一支承层远离衬底的一侧，以预设方向对第一电极远离衬底的一端的部分区域进行离子注入，预设方向相对电容孔的延伸方向倾斜；去除第一电极被注入离子的区域，使得第一电极具有开口，且开口暴露部分中间层；形成覆盖第一电极的介电层；形成覆盖介电层的第二电极。该制备方法能提高嵌入式电容结构的制备效率和良率。

技术领域

本公开涉及半导体技术领域，尤其涉及一种嵌入式电容结构及其制备方法、存储装置。

背景技术

电容是一种重要的电器元件，广泛应用于半导体等技术领域。举例而言，在DRAM(动态随机存取存储器)中，电容可以作为存储元件以存储信息。随着半导体技术的发展，电容的尺寸越来越小。

在制备微小尺寸的电容时，例如制备纳米级的嵌入式电容结构时，通常在获得电容深沟后借助浸润式曝光机来形成网格图案结构，然后利用电容深沟和网格图案结构填充介电层。然而，浸润式曝光机的使用成本高昂，导致了电容的制备成本较高。而且，在形成的网格图案结构时，难以与电容深沟有效对准，导致介电层填入困难，降低了电容的制备效率和良率。

所述背景技术部分公开的上述信息仅用于加强对本公开的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种嵌入式电容结构及其制备方法、存储装置，降低嵌入式电容结构的制备成本，提高嵌入式电容结构的制备效率和良率。

根据本公开的第一个方面，提供一种嵌入式电容结构的制备方法，包括：

在一衬底的一侧形成中间层；

在所述中间层远离所述衬底的一侧形成第一支承层；

形成电容孔，所述电容孔贯穿所述中间层和所述第一支承层；

形成覆盖所述电容孔的内表面的第一电极；

在所述第一支承层远离所述衬底的一侧，以预设方向对所述第一电极远离所述衬底的一端的部分区域进行离子注入，所述预设方向相对所述电容孔的延伸方向倾斜；

去除所述第一电极被注入所述离子的区域，使得所述第一电极具有开口，且所述开口暴露部分所述中间层；

去除所述中间层；

形成覆盖所述第一电极的介电层；

形成覆盖所述介电层的第二电极。

在本公开的一种示例性实施例中，所述第一支承层的厚度为60～100纳米。

在本公开的一种示例性实施例中，所述第一支承层的材料为氮化硅。

在本公开的一种示例性实施例中，电容孔垂直于其延伸方向的截面的最大尺寸为15～50纳米。

在本公开的一种示例性实施例中，所述第一电极的材料为钛、钨或者氮化钛。

在本公开的一种示例性实施例中，以预设方向对所述第一电极远离所述衬底的一端的部分区域进行离子注入时，所注入的离子能够使得所述第一电极被注入所述离子的部分的刻蚀速率增大；

去除所述第一电极被注入所述离子的区域包括：

通过刻蚀，去除所述第一电极被注入所述离子的区域。

在本公开的一种示例性实施例中，以预设方向对所述第一电极远离所述衬底的一端的部分区域进行离子注入时，所述预设方向与所述电容孔的延伸方向之间的夹角不大于30°。