[发明专利]半导体封装件

说明书

一种半导体封装件，包括基板、半导体芯片、第一信号接点、第三信号传输柱、信号接垫、数个接地接垫以及封装体。基板包括至少一贯孔贯穿该基板及第二接地层设于基板内且连接于贯孔的内侧壁。半导体芯片设于基板上。第一信号接点设于基板上并电性连接半导体芯片。第三信号传输柱穿设于贯孔并延伸至第一信号接点。信号接垫形成于第三信号传输柱的端面。数个接地接垫环绕信号接垫并电性连接第二接地层。封装体用以包覆半导体芯片且具有上表面。

本申请是申请人于2013年03月29日提交的、申请号为“201310109829.0”的、发明名称为“半导体封装件及其制造方法”的发明专利申请的分案申请的分案申请。该分案申请是针对申请号为“201610347969.5”、发明名称为“半导体封装件及其制造方法”的发明专利申请的分案申请。

技术领域

本发明是有关于一种半导体封装件，且特别是有关于一种具有信号凹槽的半导体封装件。

背景技术

受到提升工艺速度及尺寸缩小化的需求，半导体元件变得甚复杂。当工艺速度的提升及小尺寸的效益明显增加时，半导体封装体的特性也出现问题。特别是指，较高的工作时脉(clock speed)在信号电平(signal level)之间导致更频繁的转态(transition)，因而导致在高频下或短波下的信号强度减弱。因此，如何改善高频信号强度减弱的问题为业界努力重点之一。

发明内容

本发明有关于一种半导体封装件，可降低信号损耗。

根据本发明，提出一种半导体封装件。半导体封装件包括一基板、一半导体芯片、一第一信号接点、一第三信号传输柱、一信号接垫、数个接地接垫以及一封装体。基板包括至少一贯孔贯穿该基板及一第二接地层设于该基板内且连接于该贯孔的内侧壁。半导体芯片设于该基板上。第一信号接点设于该基板上并电性连接该半导体芯片。第三信号传输柱穿设于该贯孔并延伸至该第一信号接点。信号接垫形成于该第三信号传输柱的端面。数个接地接垫环绕该信号接垫并电性连接该第二接地层。封装体用以包覆该半导体芯片且具有一上表面。

为让本发明的上述内容能更明显易懂，下文特举实施例，并配合附图，作详细说明如下：

附图说明

图1A绘示本发明一实施例的半导体封装件的剖视图。

图1B绘示图1A的俯视图。

图2绘示依照本发明另一实施例的半导体封装件的俯视图。

图3绘示依照本发明另一实施例的半导体封装件的剖视图。

图4绘示依照本发明另一实施例的半导体封装件的剖视图。

图5A绘示依照本发明另一实施例的半导体封装件的剖视图。

图5B绘示图5A的俯视图。

图6A绘示依照本发明另一实施例的半导体封装件的剖视图。

图6B绘示图6A的俯视图。

图7A绘示依照本发明另一实施例的半导体封装件的剖视图。

图7B绘示图7A的仰视图。

图8A绘示依照本发明另一实施例的半导体封装件的剖视图。

图8B绘示图8A的仰视图。

图9绘示依照本发明另一实施例的半导体封装件的剖视图。

图10绘示依照本发明另一实施例的堆迭式半导体封装件的剖视图。

图11绘示依照本发明另一实施例的堆迭式半导体封装件的剖视图。

图12A绘示依照本发明另一实施例的半导体封装件的剖视图。