[发明专利]快闪存储器及其形成方法

说明书

一种快闪存储器及其形成方法，快闪存储器包括：半导体衬底，半导体衬底包括擦除区、浮栅区和字线位线区，浮栅区位于擦除区两侧且与擦除区邻接，字线位线区位于擦除区和浮栅区两侧且与浮栅区邻接；位于半导体衬底擦除区上的擦除栅极结构；位于半导体衬底浮栅区上的浮栅极结构；位于浮栅极结构上的平行排布的侧墙和第一字线结构，浮栅极结构和侧墙覆盖擦除栅极结构侧壁，侧墙位于擦除栅极结构和第一字线结构之间；位于半导体衬底字线位线区上的第二字线结构，第二字线结构覆盖第一字线结构侧壁，且第二字线结构与第一字线结构电连接，第二字线结构包括覆盖浮栅极结构侧壁和半导体衬底表面的第二字线氧化层。所述快闪存储器的性能得到提高。

技术领域

本发明涉及半导体制造领域，尤其涉及一种快闪存储器及其形成方法。

背景技术

快闪存储器是集成电路产品中一种重要的器件。快闪存储器的主要特点是在不加电压的情况下能长期保持存储的信息。快闪存储器具有集成度高、较快的存取速度和易于擦除等优点，因而得到广泛的应用。

快闪存储器分为两种类型：叠栅(stack gate)快闪存储器和分栅(split gate)快闪存储器。叠栅快闪存储器具有浮栅和位于浮栅的上方的控制栅。叠栅快闪存储器存在过擦除的问题。与叠栅快闪存储器不同的是，分栅快闪存储器在浮栅的一侧形成作为擦除栅极的字线。分栅快闪存储器能有效的避免过擦除效应。

提高擦写操作时的耦合效率可提升快闪存储器擦写性能，降低其擦写电压，从而降低外围擦写电路的器件性能要求。

发明内容

本发明解决的技术问题是提供一种快闪存储器及其形成方法，以提高快闪存储器擦写操作时的耦合效率。

为解决上述技术问题，本发明提供一种快闪存储器，包括：半导体衬底，所述半导体衬底包括擦除区、浮栅区和字线位线区，所述浮栅区位于擦除区两侧，且浮栅区与擦除区邻接，所述字线位线区位于擦除区和浮栅区两侧，且字线位线区与浮栅区邻接；位于所述半导体衬底擦除区上的擦除栅极结构；位于半导体衬底浮栅区上的浮栅极结构；位于浮栅极结构上的平行排布的侧墙和第一字线结构，所述浮栅极结构和侧墙覆盖擦除栅极结构侧壁，所述侧墙位于擦除栅极结构和第一字线结构之间；位于半导体衬底字线位线区上的第二字线结构，所述第二字线结构覆盖第一字线结构和浮栅极结构侧壁，且第二字线结构与第一字线结构电连接，所述第二字线结构包括覆盖浮栅极结构侧壁和半导体衬底字线位线区表面的第二字线氧化层。

可选的，所述侧墙的厚度为200埃～400埃。

可选的，所述浮栅极结构的顶部表面呈凹陷状；所述浮栅极结构的部分顶部表面和侧壁表面构成尖端，所述浮栅极结构具有尖端的侧壁朝向擦除栅极结构。

可选的，所述擦除栅极结构还覆盖部分浮栅极结构顶部表面。

可选的，所述第一字线结构包括：第一字线氧化层和位于第一字线氧化层表面的第一字线层，所述第一字线氧化层覆盖部分浮栅极结构表面；所述第二字线结构还包括：位于第二字线氧化层表面的第二字线层；所述第一字线层和第二字线层相连接。

相应的，本发明还提供一种上述任意一种快闪存储器的形成方法，包括：提供半导体衬底，包括擦除区、浮栅区和字线位线区，所述浮栅区位于擦除区两侧，且浮栅区与擦除区邻接，所述字线位线区位于擦除区和浮栅区两侧，且字线位线区与浮栅区邻接；形成位于所述半导体衬底擦除区上的擦除栅极结构、分别位于半导体衬底浮栅区上的浮栅极结构、位于浮栅极结构上的侧墙、以及位于浮栅极结构上的第一字线结构，所述浮栅极结构和侧墙覆盖擦除栅极结构侧壁，所述侧墙与第一字线结构平行排布，所述侧墙位于擦除栅极结构和第一字线结构之间；形成位于半导体衬底字线位线区上的第二字线结构，所述第二字线结构覆盖第一字线结构和浮栅极结构侧壁，且与第一字线结构电连接；所述第二字线结构包括覆盖浮栅极结构侧壁和半导体衬底字线位线区表面的第二字线氧化层。