[发明专利]一种平坦化处理方法以及三维存储器的制备方法

说明书

本发明公开了一种平坦化处理方法以及三维存储器的制备方法。所述方法包括：提供叠层结构，所述叠层结构内具有从上表面向下延伸的若干通孔；所述插塞填充所述通孔，并至少具有凸出于所述叠层结构上表面的过填充部分；采用刻蚀工艺去除所述插塞的所述过填充部分；去除所述叠层结构的部分顶层叠层；对所述插塞的上表面进行平坦化处理，使得所述插塞的上表面与去除部分顶层叠层后剩余的所述叠层结构的上表面共面。

技术领域

本发明涉及半导体技术领域，尤其涉及一种平坦化处理方法以及三维存储器的制备方法。

背景技术

在半导体工艺中，经常用到平坦化工艺以获得相对平坦的表面，这为后续工艺的进行提供了可靠的基础。化学机械研磨(Chemical Mechanical Polish， CMP)是现阶段最为常用的一种平坦化处理工艺，其综合了化学研磨和机械研磨的优势，可以在保证材料去除效率的同时，获得较完美的表面，并且可以实现纳米级到原子级的表面粗糙度。

在三维存储器的制备过程中，一般会在沟道通孔(Chanel Hole，CH)内形成沟道结构以及其他填充结构以实现相应功能；为了保证填充效果，往往通过在沟道通孔上开口处产生过填充从而保证填充结构在沟道通孔内填充完全，而这些不期望的过填充部分后续需要采用CMP工艺去除，以获得平坦的结构表面。特别地，对于当前的研究热点——128层三维存储器，由于其层数较多，沟道通孔的刻蚀难以一次完成，因此本领域提出了使用双通孔叠加工艺形成其沟道通孔的方法，即先完成下沟道通孔(LCH)，再沉积上叠层并刻蚀形成上沟道通孔，上、下通孔共同组成沟道通孔。在上叠层沉积之前，需要采用插塞将下通孔密封以避免上叠层形成时在下通孔的位置处出现凹陷，而插塞在下通孔开口处是否平坦直接影响了上叠层沉积的平坦性。因此，通孔内插塞的平坦化处理是三维存储器制备过程中值得关注的问题之一。

对于通过CMP工艺进行平坦化处理，具有以下明显缺点：过度抛光(Over Polish，OP)处理步骤成本高、时间长；当CMP处理整块/大块表面时，凹陷损伤(Dishing Erosion)现象严重，并且在需要使用两次CMP处理时，第一次处理中产生的凹陷损伤还会进一步加剧第二次处理产生的凹陷损伤问题。因此，如何避免CMP平坦化中的凹陷损伤并尽量简化工艺制程，一直是本领域技术人员所致力研究的方向。

发明内容

有鉴于此，本发明的主要目的在于提供一种平坦化处理方法以及三维存储器的制备方法。

为达到上述目的，本发明的技术方案是这样实现的：

本发明实施例提供了一种平坦化处理方法，包括以下步骤：

提供叠层结构，所述叠层结构内具有从上表面向下延伸的若干通孔；

所述插塞填充所述通孔，并至少具有凸出于所述叠层结构上表面的过填充部分；

采用刻蚀工艺去除所述插塞的所述过填充部分；

去除所述叠层结构的部分顶层叠层；

对所述插塞的上表面进行平坦化处理，使得所述插塞的上表面与去除部分顶层叠层后剩余的所述叠层结构的上表面共面。

上述方案中，对所述插塞的上表面进行平坦化处理之后，所述插塞至少密封所述通孔的上开口。

上述方案中，在所述插塞填充所述通孔时，所述插塞的过填充部分还形成在所述叠层结构的上表面上。

上述方案中，所述平坦化处理为采用化学机械研磨工艺。

上述方案中，所述插塞的材料包括多晶硅。

上述方案中，去除所述叠层结构的部分顶层叠层包括去除顶层覆盖层以及消耗层。

上述方案中，所述顶层覆盖层的材料包括氮化硅，所述消耗层的材料包括氧化硅。