[发明专利]一种平坦化处理方法以及三维存储器的制备方法有效
| 申请号： | 201910001459.6 | 申请日： | 2019-01-02 |
| 公开（公告）号： | CN109817571B | 公开（公告）日： | 2021-02-26 |
| 发明（设计）人： | 杨俊铖;蒋阳波;方青春 | 申请（专利权）人： | 长江存储科技有限责任公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768 |
| 代理公司： | 北京派特恩知识产权代理有限公司 11270 | 代理人： | 高洁;张颖玲 |
| 地址： | 430074 湖北省武汉市洪山区东*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 平坦 处理 方法 以及 三维 存储器 制备 | ||
1.一种平坦化处理方法，其特征在于，包括以下步骤：
提供叠层结构，所述叠层结构内具有从上表面向下延伸的若干通孔；
在所述通孔内填充有插塞，所述插塞至少具有凸出于所述叠层结构上表面的过填充部分；
采用刻蚀工艺去除所述插塞的所述过填充部分；
在去除所述过填充部分后，去除所述叠层结构的部分顶层叠层；被去除的所述部分顶层叠层包括顶层覆盖层以及消耗层；
对所述插塞的上表面进行平坦化处理，使得所述插塞的上表面与去除部分顶层叠层后剩余的所述叠层结构的上表面共面。
2.根据权利要求1所述的方法，其特征在于，对所述插塞的上表面进行平坦化处理之后，所述插塞至少密封所述通孔的上开口。
3.根据权利要求1所述的方法，其特征在于，在所述插塞填充所述通孔时，所述插塞的过填充部分还形成在所述叠层结构的上表面上。
4.根据权利要求1所述的方法，其特征在于，所述平坦化处理为采用化学机械研磨工艺。
5.根据权利要求1所述的方法，其特征在于，所述插塞的材料包括多晶硅。
6.根据权利要求1所述的方法，其特征在于，所述顶层覆盖层的材料包括氮化硅，所述消耗层的材料包括氧化硅。
7.根据权利要求1所述的方法，其特征在于，所述刻蚀工艺包括干法刻蚀工艺或者湿法刻蚀工艺。
8.根据权利要求1所述的方法，其特征在于，所述去除所述叠层结构的部分顶层叠层，包括：采用两步湿法刻蚀工艺依次分别去除所述顶层覆盖层以及所述消耗层。
9.一种三维存储器的制备方法，其特征在于，包括权利要求1-8中任意一项所述的平坦化处理方法的步骤。
10.根据权利要求9所述的方法，其特征在于，所述方法包括下沟道通孔制备以及上沟道通孔制备；在所述下沟道通孔制备中包括所述平坦化处理方法的步骤；
其中，所述通孔为所述三维存储器的下沟道通孔；所述插塞为下沟道通孔牺牲层。
11.根据权利要求10所述的方法，其特征在于，所述叠层结构包括若干交替层叠的第一材料层和第二材料层；所述叠层结构中在被去除的所述叠层之下的第三层第二材料层具有第一高度，所述插塞至少密封所述通孔中位于所述第一高度以上的开口部分；其中，所述第二材料层为所述三维存储器的栅极金属填充牺牲层。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司，未经长江存储科技有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201910001459.6/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
