[发明专利]碳化硅半导体装置及其制造方法

说明书

漂移层(2)包括碳化硅，具有第1导电类型。至少1个沟槽(6)具有面对肖特基势垒二极管区域(RD)的第1侧面(SD1)和在晶体管区域(RT)延伸且与源极区域(3)、体区域(5)及漂移层(2)相接的第2侧面(SD2)。第1保护区域(51)设置于至少1个沟槽(6)的下方，具有第2导电类型，相比于体区域(5)，第2导电类型的杂质浓度更高。第2保护区域(52)从第1保护区域(51)延伸，到达第1侧面(SD1)和第2侧面(SD2)的与第1侧面(SD1)连接的端部区域(SD2b)的至少任意一个，具有比体区域(5)的最下部浅的最上部，相比于体区域(5)，第2导电类型的杂质浓度更高。

技术领域

本发明涉及碳化硅半导体装置及其制造方法，特别涉及具有沟槽栅极的碳化硅半导体装置及其制造方法。

背景技术

已知具有在MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)等单极性型半导体开关元件内置有作为单极性型的续流二极管的肖特基势垒二极管(SBD：Schottky Barrier Diode)的构造的功率用半导体装置。具体而言，通过在芯片内的预定的区域的表面设置肖特基电极，该区域作为SBD动作。由此，相比于作为二极管的零件外装到MOSFET芯片的情况，能够降低成本。特别是，在MOSFET的母材是碳化硅(SiC)的情况下，通过内置单极性型的肖特基势垒二极管，能够抑制MOSFET具有的寄生pn二极管的双极性动作也是优点之一。其原因为，在碳化硅半导体装置中，起因于与双极性动作相伴的载流子再结合能量而晶体缺陷扩展，由此元件的可靠性有时受到损害。

在沟槽内具有栅极电极的MOSFET、即沟槽栅极型MOSFET与平面型MOSFET、即在平坦面上具有栅极电极的MOSFET不同，在沟槽侧面形成沟道。由此，沟道宽度密度提高，其结果，能够降低导通电阻(导通状态下的电阻)。另一方面，在截止状态下，担心向沟槽底部的电场集中。该担心在MOSFET的漂移层包括SiC的情况下特别大。其原因为，SiC的绝缘破坏强度高，所以相比于漂移层内的雪崩破坏，易于先产生起因于向沟槽底部的电场集中的栅极绝缘膜破坏。

为了缓和向沟槽底部的电场集中，广泛进行在沟槽下方设置具有与漂移层的导电类型不同的导电类型的保护区域。沟槽型半导体装置具有的多个沟槽通常在与各自的延伸方向正交的排列方向上，隔开预定的距离排列。各保护区域不仅缓和正上方的沟槽的电场，而且还能够缓和与该沟槽邻接的沟槽的电场，所以上述距离(即沟槽间距离)越大，利用保护区域的电场缓和效果可能越低。因此，从利用保护区域的电场缓和效果的观点而言，最好沟槽间距离并非过大。

在上述排列方向上相互邻接的沟槽之间插入肖特基势垒二极管区域时，为了防止沟槽间距离变得过大，限制肖特基势垒二极管区域的排列方向上的尺寸。在该情况下，难以充分确保肖特基势垒二极管区域的面积，所以难以得到高的肖特基电流。因此，如果代替这样的配置而以在沟槽的延伸方向上与沟槽的端部邻接的方式配置肖特基势垒二极管区域，则能够避免在排列方向上沟槽间距离变得过大的问题。例如，日本特开2003-229570号公报(专利文献1)中公开了这样的配置。

现有技术文献

专利文献

专利文献1：日本特开2003-229570号公报

发明内容

然而，在使用如上述的配置的情况下，延伸方向上的沟槽的端部处的电场集中易于成为问题。特别是，电场易于集中到沟槽的端部处的、沟槽侧面和沟槽底部的边界、即沟槽角部。起因于该电场集中，担心沟槽的端部处的栅极绝缘膜破坏。

另外，为了使芯片内的电流分布以及电场分布尽可能均匀化，肖特基势垒二极管区域并非仅集中在芯片的外周，而且还需要配置于晶体管区域之间。在这样的要求下，充分地确保肖特基势垒二极管区域的面积并且防止栅极绝缘膜破坏的方法此前未充分探讨过。