[发明专利]碳化硅半导体装置及其制造方法

权利要求书

1.一种碳化硅半导体装置(91、91V、92～96)，具有在面内方向中包含的至少一个方向上夹着肖特基势垒二极管区域(RD)的晶体管区域(RT)，其中，

具备跨越所述晶体管区域(RT)以及所述肖特基势垒二极管区域(RD)的半导体层(SL)，所述半导体层(SL)包括：

漂移层(2)，跨越所述晶体管区域(RT)及所述肖特基势垒二极管区域(RD)，在所述肖特基势垒二极管区域(RD)到达所述半导体层(SL)的表面，包括碳化硅，具有第1导电类型；

体区域(5)，在所述晶体管区域(RT)设置于所述漂移层(2)上，具有与所述第1导电类型不同的第2导电类型；

源极区域(3)，设置于所述体区域(5)上，具有所述第1导电类型；

至少1个沟槽(6)，具有面对所述肖特基势垒二极管区域(RD)的第1侧面(SD1)和在所述晶体管区域(RT)延伸且与所述源极区域(3)、所述体区域(5)及所述漂移层(2)相接的第2侧面(SD2)；

第1保护区域(51)，设置于所述至少1个沟槽(6)的下方，具有所述第2导电类型，相比于所述体区域(5)，所述第2导电类型的杂质浓度更高；以及

第2保护区域(52)，从所述第1保护区域(51)延伸，到达所述第1侧面(SD1)和所述第2侧面(SD2)的与所述第1侧面(SD1)连接的端部区域(SD2b)的至少任意一个，具有比所述体区域(5)的最下部浅的最上部，具有所述第2导电类型，相比于所述体区域(5)，所述第2导电类型的杂质浓度更高，

所述碳化硅半导体装置(91、91V、92～96)还具备：

栅极电极(8)，设置于所述至少1个沟槽(6)内；

栅极绝缘膜(7)，在所述至少1个沟槽(6)内将所述半导体层(SL)和所述栅极电极隔开；以及

肖特基电极(10)，在所述肖特基势垒二极管区域(RD)与所述半导体层(SL)相接。

2.根据权利要求1所述的碳化硅半导体装置(91、95、96)，其中，

所述半导体层(SL)包括第3保护区域(53A～53C)，该第3保护区域(53A～53C)至少设置于所述肖特基势垒二极管区域(RD)，在与所述一个方向交叉的方向上，至少一部分被所述第2保护区域(52)夹着，具有比所述第2保护区域(52)的最下部更浅地设置的最下部，具有所述第2导电类型，相比于所述体区域(5)，所述第2导电类型的杂质浓度更高。

3.根据权利要求1或者2所述的碳化硅半导体装置(92)，其中，

所述半导体层(SL)包括第1低电阻区域(61)，该第1低电阻区域(61)隔着所述第2保护区域(52)设置于所述至少1个沟槽(6)的所述第1侧面(SD1)，具有所述第1导电类型，相比于所述漂移层(2)，所述第1导电类型的杂质浓度更高。

4.根据权利要求1至3中的任意一项所述的碳化硅半导体装置(93)，其中，

所述半导体层(SL)包括第2低电阻区域(62)，该第2低电阻区域(62)与所述肖特基电极(10)以及所述漂移层(2)相接，具有所述第1导电类型，相比于所述漂移层(2)，所述第1导电类型的杂质浓度更高。

5.根据权利要求1至4中的任意一项所述的碳化硅半导体装置(94)，其中，

所述半导体层(SL)包括第3低电阻区域(63)，该第3低电阻区域(63)与所述第1保护区域(51)的底部相接，具有所述第1导电类型，相比于所述漂移层(2)，所述第1导电类型的杂质浓度更高。

6.根据权利要求1所述的碳化硅半导体装置(95)，其中，

所述半导体层(SL)包括：

第1低电阻区域(61)，隔着所述第2保护区域(52)设置于所述至少1个沟槽(6)的所述第1侧面(SD1)，具有所述第1导电类型，相比于所述漂移层(2)，所述第1导电类型的杂质浓度更高；以及

第3保护区域(53B)，设置于所述肖特基电极(10)与所述第1低电阻区域(61)之间，具有所述第2导电类型，相比于所述体区域(5)，所述第2导电类型的杂质浓度更高。