[发明专利]集成电路及其标准单元

说明书

本发明涉及一种集成电路，特别涉及一种CMOS集成电路。所述集成电路包括至少一个扩散层。所述扩散层尤其可以是连续的扩散层。本发明相应地提供一种集成电路，包括：至少一个电源轨；所述至少一个扩散层；至少一个隔离栅，所述至少一个隔离栅设置在所述扩散层上且用于将所述扩散层的第一区域与所述扩散层的第二区域电隔离；以及至少一个栅极通孔，所述至少一个栅极通孔竖直地将所述隔离栅连接到所述电源轨。

技术领域

本发明涉及集成电路领域，特别是包括多个晶体管和/或多个标准单元的CMOS集成电路。这些集成电路包括一个或多个扩散层。本发明特别涉及构造例如在这样的扩散层中的晶体管，特别是在没有中断的连续的扩散层中的晶体管。因此，本发明提出了一种包括隔离栅的集成电路，用于在至少一个这样的扩散层的不同区域之间提供电隔离。隔离栅可以在集成电路的不同晶体管之间和/或不同标准单元之间提供电隔离。

背景技术

在CMOS集成电路中，制造过程中的变化导致晶体管的参数变化，这是功率、性能和产量下降的主要原因之一。这些变化往往随着技术规模的扩大而增加。

这些变化的主要来源之一是扩散层中的扩散中断，这通常是将集成电路的不同晶体管彼此电隔离所必需的。扩散中断会引起晶体管参数变化，因为：

●通过源极/漏极外延或应力衬里等有意施加到通道中的应力得到释放。结果，最终应力取决于扩散层的尺寸以及每个晶体管在扩散层中的位置。

●扩散中断通常填充有氧化物。因此，材料不匹配会引起额外的应力，而且此应力也会根据晶体管的位置，例如晶体管接近还是远离扩散中断而变化。

如果消除扩散中断，即形成连续的扩散层，则可以消除参数变化的来源。然而，在这种情况下，必须提供另一种方式来实现形成在扩散层中的集成电路的不同晶体管之间的电隔离。例如，消除扩散中断时可以形成晶体管，并且可以迫使所述晶体管进入断开状态以实现所需的电隔离。

因此，提出了常规的集成电路结构，所述集成电路结构具有连接到电源/接地的隔离栅，以迫使隔离栅进入断开状态。然而，在这些常规集成电路中，借助于隔离栅的电隔离是以整个集成电路(特别是每个标准单元)的面积增加为代价，或者以放置约束为代价而实现，这最终也导致面积增加。

图9示出了具有扩散中断的常规集成电路的标准单元。所述集成电路包括：

●两个水平电源轨，一个在标准单元的顶部，另一个在标准单元的底部。

●有规律地间隔开的竖直有源栅。

●分别设置在标准单元的顶部部分和底部部分的两个(P型和N型)扩散层。

●竖直局部互连件，所述竖直局部互连件充当与用作源极/漏极的扩散层的一部分的触点。

●栅极、局部互连件与金属层之间的通孔层。

在有源栅和扩散层的相交处限定了晶体管。扩散层在单元的左边缘和右边缘处被打断(扩散中断)，以与可能放置在附近的任何其它标准单元进行电隔离。另外，在电力上需要时，可以在标准单元区域内中断扩散层。

然而，如果修改为使扩散层连续，即消除扩散中断，则在图10中示出了相同的标准单元。修改使所有扩散层在左右方向上延伸，从而形成连续的扩散层。代替图9的扩散中断，将隔离栅插入标准单元中。这些隔离栅在物理上与常规有源栅没有区别，但是它们的功能是在其左侧和右侧相邻的两个扩散层区域之间提供电隔离。为了提供电隔离，根据扩散层的类型(分别为P或N)，图10的隔离栅必须连接到最高或最低电位。这可以通过将隔离栅连接到一个电源轨来实现(实际上，称为“电源”的一个轨道处于最高电位，而称为“接地”的一个轨道处于最低电位，例如接地)。

为了进行这种连接，分别在图11和图12示出了两种常规方案。在每种方案中，隔离栅都通过局部互连件连接到电源轨。然而，这需要增加单元面积，这是不利的。