[发明专利]集成电路及其标准单元

权利要求书

1.一种集成电路(100)，其特征在于，包括：

至少一个电源轨(101)；

至少一个扩散层(102)；

至少一个隔离栅(103)，所述至少一个隔离栅设置在所述扩散层(102)上且用于将所述扩散层(102)的第一区域(102a)与所述扩散层(102)的第二区域(102b)电隔离；

竖直地连接所述扩散层(102)的至少一个局部互连件(300)；

至少一个栅极通孔(104)，所述至少一个栅极通孔竖直地将所述隔离栅(103)连接到所述电源轨(101)，所述栅极通孔(104)与所述局部互连件(300)电隔离，所述栅极通孔(104)靠近所述电源轨(101)的一端的尺寸大于靠近所述隔离栅(103)的一端的尺寸，以使所述栅极通孔(104)与所述局部互连件(300)之间的间距大于或等于最小间距。

2.根据权利要求1所述的集成电路(100)，其特征在于，

所述栅极通孔(104)将所述电源轨(101)的底侧直接连接到所述隔离栅(103)的顶部。

3.根据权利要求1所述的集成电路(100)，其特征在于，

所述栅极通孔(104)的宽度小于所述隔离栅(103)的宽度并设置在所述隔离栅(103)的所述宽度内。

4.根据权利要求1至3任一所述的集成电路(100)，其特征在于，

所述隔离栅(103)用电介质(600、701)覆盖，和/或

所述局部互连件(300)用电介质(700)覆盖，和/或

所述隔离栅(103)与所述局部互连件(300)用不同的电介质(600、701)覆盖。

5.根据权利要求1至3任一所述的集成电路(100)，其特征在于，

与所述隔离栅(103)的顶部相比，所述局部互连件(300)的顶部设置在所述集成电路(100)的较低电平处，或者

与所述隔离栅(103)的顶部相比，所述局部互连件(300)的顶部设置在所述集成电路(100)的较高电平处。

6.根据权利要求1至3中任一项所述的集成电路(100)，其特征在于，

所述栅极通孔(104)包括限定较窄下部和较宽上部的台阶(201)，所述较窄下部连接到所述隔离栅(103)的顶部，并且所述较宽上部连接到所述电源轨(101)的底侧，以及

与所述局部互连件(300)的顶部相比，所述较宽上部的底侧设置在所述集成电路(100)的较高电平处。

7.根据权利要求1至3中任一项所述的集成电路(100)，其特征在于，

所述隔离栅(103)垂直于所述电源轨(101)延伸，以及

在所述集成电路(100)的俯视图中，所述栅极通孔(104)设置在所述隔离栅(103)和所述电源轨(101)的相交区域中。

8.根据权利要求1至3中任一项所述的集成电路，其特征在于，包括：

多个标准单元(200)，其中

至少一个标准单元(200)包括至少一个电源轨(101)、至少一个扩散层(102)、至少一个隔离栅(103)，以及竖直地将所述隔离栅(103)连接到所述电源轨(101)的至少一个栅极通孔(104)。

9.根据权利要求8所述的集成电路(100)，其特征在于，

将至少一个隔离栅(103)设置并配置成将标准单元(200)中的所述扩散层(102)的第一区域(102a)与相邻标准单元(200)中的所述扩散层(102)的第二区域(102b)电隔离。

10.根据权利要求8所述的集成电路(100)，其特征在于，

将至少一个隔离栅(103)设置并配置成将与标准单元(200)中的晶体管相关联的所述扩散层(102)的第一区域(102a)与和同一标准单元(200)中的相邻晶体管相关联的所述扩散层(102)的第二区域(102b)电隔离。