[发明专利]一种跨时钟域处理电路

说明书

一种跨时钟域处理电路，用于以较低的延时实现数据在异步时钟域之间的处理。该跨时钟域处理电路包括滤抖电路和同步电路，其中滤抖电路用于将输入数据恢复出的时钟进行滤抖，调整滤抖后的时钟相位，并作为输出数据时钟输出至同步电路；该同步电路用于根据上述输入数据时钟和输出数据时钟，对上述输入数据进行跨时钟域同步。通过对输入数据时钟进行滤抖和相位对齐，使得该输入数据时钟可以以较低的延迟同步输入数据，使得数据经过跨时钟域处理电路的时延变小。

技术领域

本申请涉及电路技术领域，尤其涉及跨时钟域的处理电路。

背景技术

Serdes(SERializer/DESerializer，串行器/解串器)作为一种重要的高速串行链路物理层技术，被广泛应用于各种通用I/O(Input and Output，输入输出)接口中，例如PCIe(Peripheral Component Interface Express，外设总线接口)、以太网(Ethernet)、以及SATA(Serial Advanced Technology Attachment，串行高级技术附件)等接口。在两个设备进行通信时，Serdes用于在数据发送端将多路低速并行数据信号转换成高速串行数据信号，经过传输介质后在接收端将高速串行数据信号重新转换成多路低速并行数据信号。随着高速串行链路技术的发展，Serdes的速率越来越高，而高速链路互联介质中的介质插入损耗(Insertion Loss，IL)也随之增大，因此在链路中需要引入重定时器(retimer)将信号的驱动能力放大，从而使得高速链路能够容忍更大的插入损耗。重定时器用于对高速串行链路上传输的数据信号进行中继，例如通过内部的时钟重构信号，使数据信号的传输能量增加。此外，重定时器也可以用于滤除链路抖动。从而降低数据传输的性能。

如图1所示的是现有技术中的一种重定时器(Retimer)100。由于高速串行链路中的信号衰减较大、链路中的高频抖动较多，重定时器100通常设置于高速串行链路中，以用作中继数据信号，以及滤除链路抖动。重定时器100包括接收端110、数据处理电路120以及发送端130。接收端110用于根据接收到的串行数据恢复出与串行数据对应的接收时钟信号，以及将串行数据转换为并行数据，并将并行数据和接收时钟信号输出至上述数据处理电路120。该数据处理电路120包括跨时钟域处理电路，该跨时钟域处理电路根据上述接收时钟信号，以及发送端130产生的发送时钟信号，通过一个弹性缓冲器(elastic buffer)对上述并行数据进行缓冲，并将缓冲后的并行数据输出至发送端130。此外，数据处理电路120还用于对上述并行数据进行编码、解码、加扰和解扰等处理。发送端130用于将数据处理电路120输出的上述并行数据转换为串行数据并输出。上述弹性缓冲器为一种数据缓存量可变的缓冲器，其数据缓存量由上述接收时钟信号和发送时钟信号确定。

上述接收时钟信号是根据接收的串行数据恢复出的时钟，而发送时钟信号是发送端130产生的时钟信号，即根据重定时器100的参考时钟产生的时钟信号，所以上述接收时钟信号和发送时钟信号会存在频率差，且该频率差是不固定的。因此，一方面数据处理电路120中的跨时钟域处理电路需要对并行数据进行异步时钟域的处理，使得并行数据从接收时钟信号的时钟域同步至发送时钟信号的时钟域，同时也要处理接收时钟信号和发送时钟信号之间存在的频偏(frequency skew，频率偏移)。在重定时器100中，现有技术的跨时钟域处理电路由于有上述弹性缓冲器的存在，导致数据处理延时非常大，使得数据经过重定时器的时间变长，从而降低了整个系统的数据处理性能。在某些传输协议下，当需要支持时钟扩频功能时，跨时钟域处理电路在对信号进行跨时钟域处理时会引入更大的延时，从而进一步降低了整个系统的数据处理性能，对于延时较为敏感的高速串行链路的影响尤为明显。

发明内容

本申请的实施例提供一种跨时钟域处理电路，可以用于解决在数据在跨时钟域处理时延时较高的问题。