[发明专利]一种跨时钟域处理电路

权利要求书

1.一种跨时钟域处理电路，用于对接收的输入数据进行跨时钟域处理，其特征在于，所述跨时钟域处理电路包括滤抖电路和同步电路，其中：

所述滤抖电路用于接收输入数据时钟，对所述输入数据时钟进行滤抖和相位调整，以作为输出数据时钟输出至所述同步电路，所述输出数据时钟的相位与所述输入数据时钟的相位对齐，所述输入数据时钟为根据所述输入数据恢复出的时钟；

所述同步电路用于根据所述输入数据时钟和所述输出数据时钟，对所述输入数据进行跨时钟域同步，以产生同步数据，所述同步数据处于所述输出数据时钟的时钟域。

2.如权利要求1所述的跨时钟域处理电路，其特征在于，所述滤抖电路包括分频器、滤抖锁相环和相位插值器，其中：

所述分频器用于对所述输入数据时钟分频，以得到第一中间时钟，所述输入数据时钟的频率大于所述第一中间时钟的频率；

所述滤抖锁相环用于对所述第一中间时钟进行滤抖，并将滤抖后的第一中间时钟进行倍频，以得到第二中间时钟，所述第二中间时钟的频率与所述输入数据时钟的频率相等；

所述相位插值器用于接收所述第二中间时钟和所述输入数据时钟，调整所述第二中间时钟的相位，以使得所述第二中间时钟与所述输入数据时钟的相位对齐，其中调整后的所述第二中间时钟为所述输出数据时钟。

3.如权利要求2所述的跨时钟域处理电路，其特征在于，所述相位插值器进一步用于：

根据所述第二中间时钟产生第三中间时钟，所述第二中间时钟与所述第三中间时钟的相位差为预设的相位差；

对所述第二中间时钟、所述第三中间时钟和所述输入数据时钟进行鉴相，确定所述第二中间时钟、所述第三中间时钟和所述输入数据时钟的相位关系；

调整所述第二中间时钟和所述第三中间时钟的相位，使得所述输入数据时钟与所述第二中间时钟的相位差等于所述第三中间时钟与所述输入数据时钟的相位差。

4.如权利要求2或3所述的跨时钟域处理电路，其特征在于，所述同步电路包括第一子同步电路和第二子同步电路，其中：

所述第一子同步电路用于根据所述输入数据时钟同步所述输入数据，得到第一临时数据；

所述第二子同步电路用于根据所述第二中间时钟同步所述第一临时数据，得到所述同步数据。

5.如权利要求4所述的跨时钟域处理电路，其特征在于，所述第一子同步电路和所述第二子同步电路为寄存器，其中所述第一子同步电路的工作时钟为所述输入数据时钟，所述第二子同步电路的工作时钟为所述第二中间时钟。

6.如权利要求2或3所述的跨时钟域处理电路，其特征在于，所述滤抖锁相环包括鉴频鉴相器、环路滤波器、压控振荡器、反馈分频器和高速分频器，其中：

所述鉴频鉴相器用于接收所述第一中间时钟和反馈时钟，对所述第一中间时钟和所述反馈时钟进行鉴频和鉴相，输出经过鉴频和鉴相的比较结果；

所述环路滤波器用于滤除所述比较结果中的抖动，输出滤抖后的所述比较结果；

所述压控振荡器用于根据所述滤抖后的比较结果产生第四中间时钟，所述第四中间时钟的频率大于所述第一中间时钟的频率；

所述反馈分频器用于将所述第四中间时钟进行分频，并将分频后的第四中间时钟作为所述反馈时钟输出至所述鉴频鉴相器，所述反馈时钟的频率在与所述第一中间时钟的频率相等；

所述高速分频器用于将所述第四中间时钟进行分频，并将分频后的第四中间时钟作为所述第二中间时钟。

7.如权利要求1至3任意一项所述的跨时钟域处理电路，其特征在于，所述跨时钟域处理电路还包括时钟恢复电路，其中：

所述时钟恢复电路用于接收所述输入数据，根据跨时钟域处理电路的参考时钟恢复所述输入数据中的时钟，以得到所述输入数据时钟，并输出所述输入数据和所述输入数据时钟。

8.如权利要求1至3任意一项所述的跨时钟域处理电路，其特征在于，所述输入数据为串行数据，其中：

所述跨时钟域处理电路还包括串转并电路，所述串转并电路用于将所述输入数据进行串并转换，并输出转换后的所述输入数据至所述同步电路和所述滤抖电路。