[发明专利]半导体集成电路装置

权利要求书

1.一种半导体集成电路装置，其特征在于，具备：

芯片；

设置于所述芯片上的芯区域；和

所述芯片上的设置于所述芯区域的周围的IO区域，

在所述IO区域，分别具备在沿着所述芯片的外边的方向即第1方向上排列的多个IO单元的2×N列的IO单元列在与所述第1方向垂直的第2方向上排列配置，其中N是2以上的整数，

所述IO单元分别具有在所述第2方向上分开而设的低电源电压区域和高电源电压区域，

所述IO单元列包含：第1IO单元列组，在最接近所述芯片的端的位置包含所述低电源电压区域朝向所述芯区域侧而配置的第1IO单元列；和第2IO单元列组，在最接近所述芯区域的位置包含所述低电源电压区域朝向所述芯区域侧而配置的第2IO单元列，

所述第1IO单元列组以及所述第2IO单元列组的至少一方由2列以上的所述IO单元列构成，该2列以上的IO单元列在所述第2方向上排列配置，使得所述低电源电压区域彼此或所述高电源电压区域彼此对置。

2.根据权利要求1所述的半导体集成电路装置，其特征在于，

所述第1IO单元列组由1列构成，

所述第2IO单元列组由3列以上的IO单元列构成，该3列以上的IO单元列在所述第2方向上排列配置，使得所述低电源电压区域彼此或所述高电源电压区域彼此对置。

3.根据权利要求1所述的半导体集成电路装置，其特征在于，

所述第2IO单元列组由1列构成，

所述第1IO单元列组由3列以上的所述IO单元列构成，该3列以上的IO单元列在所述第2方向上排列配置，使得所述低电源电压区域彼此或所述高电源电压区域彼此对置。

4.根据权利要求1所述的半导体集成电路装置，其特征在于，

所述第1IO单元列组以及所述第2IO单元列组分别由2列以上的所述IO单元列构成，该2列以上的IO单元列分别在所述第2方向上排列配置，使得所述低电源电压区域彼此或所述高电源电压区域彼此相邻。

5.根据权利要求1所述的半导体集成电路装置，其特征在于，

所述第1IO单元列组与所述第2IO单元列组之间的空间比构成所述第1IO单元列组以及所述第2IO单元列组的所述2列以上的IO单元列彼此之间的空间大。

6.根据权利要求1所述的半导体集成电路装置，其特征在于，

构成所述各IO单元列的所述IO单元彼此的所述第2方向上的尺寸以及位置相同。

7.根据权利要求1所述的半导体集成电路装置，其特征在于，

配置为在所述第2方向上对置的所述IO单元彼此的所述第1方向上的尺寸和位置相同。

8.根据权利要求1所述的半导体集成电路装置，其特征在于，

在所述第1IO单元列组与所述第2IO单元列组之间的空间配置有在所述第1方向上延伸的第1保护带。

9.根据权利要求8所述的半导体集成电路装置，其特征在于，

在构成所述第1IO单元列组以及/或者所述第2IO单元列组的所述2列以上的IO单元列彼此之间的空间配置有在所述第1方向上延伸的第2保护带。

10.根据权利要求9所述的半导体集成电路装置，其特征在于，

所述第1保护带的条数比所述第2保护带的条数多。

11.根据权利要求9所述的半导体集成电路装置，其特征在于，

所述第1保护带的宽度比所述第2保护带的宽度大。

12.根据权利要求1所述的半导体集成电路装置，其特征在于，

在所述各IO单元列中，在所述第1方向上相邻配置的2个所述IO单元之间配置有填充单元。