[发明专利]用于校准阻抗水平的技术

说明书

本文描述的示例可以用于校准由输出驱动器电路中的上拉电路和下拉电路提供的电阻。可以确定第一基准电压并将其施加以将上拉电路的电阻水平设置为期望的水平。可以针对第一基准电压确定用于激活上拉电路中的一个或多个晶体管的代码。对于下拉电路，可以将第二基准电压设置为下拉电路的电阻水平而到期望的水平。可以将下拉电路的电阻水平设置为等于上拉电路的电阻水平。可以设置第二代码以用于激活下拉电路中的一个或多个晶体管。第一基准电压和第二基准电压可以由指标值表示。可以将代码和第二代码储存以使上拉电路和下拉电路使用。可以使用第一和第二基准电压执行上拉和下拉电路的重新校准以确定代码。

技术领域

本文描述了与用于校准电路的阻抗的技术有关的各种示例。

背景技术

各种计算设备包括分别从或向一个或多个其他设备接收和传送信号(例如，电信号)的输入和输出连接器(例如，焊盘或引脚)。例如，存储器、储存器、处理器和传感器是包括输入和输出连接器的设备。输出连接器通常具有带有特性电阻(R_on)的输出驱动器，耦合到输出连接器的任何设备会经历特性电阻(R_on)。由于半导体工艺变化(产生的阻抗不同于规范)或由于各种环境的变化(例如电源电压变化、操作温度变化、或其他因素)，输出驱动器的电阻和阻抗可能会与预期不同。由于输入电路的阻抗与输出电路的阻抗之间的不匹配，在耦合到输出驱动器的输入电路之间可能出现阻抗不匹配。阻抗不匹配会在输入电路和输出驱动器的连接处引起信号反射。信号反射可能损害在输入电路和输出驱动器之间传送的信号的信号完整性。由于设备的操作速度增加，电压摆幅减小，从而减小电源电流并使传输延迟最小化。然而，摆动的减小使信号更多地暴露于外部噪声。信号反射还会降低由输出驱动器提供的信号完整性。

为了减轻阻抗不匹配，可以对输出驱动器进行校准。一种校准技术称为ZQ校准。例如，开放式NAND闪存接口规范(ONFI)修订版4.0(2014年4月)指定了可选的ZQ校准，该ZQ校准用于校准NAND输出驱动器阻抗R_ON和ODT值。

附图说明

图1示出了上拉校准和下拉校准的示例。

图2描绘了用于校准上拉和下拉电路的示例性系统。

图3描绘了可以用于提供基准电压的示例性电路。

图4描绘了用于确定电阻器的电阻的示例性方式。

图5描绘了示例性ZQ校准电路和DQ输出驱动器。

图6提供了可以用于校准DQ输出驱动器的输出电阻的过程的流程图。

图7提供了可以在上拉或下拉电路的校准期间由设备使用的示例性过程。

图8示出了示例性计算平台。

具体实施方式

在一些示例中，在输出驱动器的校准期间，内部电阻器用于针对外部偏置电流进行校准。使用内部电阻器的优点是不需要专用引脚以用于耦合到芯片外ZQ校准电阻器。由于没有与外部引脚相关联的电容，因此其允许更快的ZQ校准。然而，可能需要附加的硬件(包括模拟电路和逻辑状态机两者)来支持内部电阻器的使用。内部电阻器的电阻水平可能与预期的或指定的电阻水平不同。至少由于半导体制作工艺变化，内部电阻器的电阻可能在一个制造的输出驱动器和另一个制造的输出驱动器中使用而变化。当前，用于NAND存储器和动态随机存取存储器(DRAM)的制造工艺不能以足够精确的电阻来制造电阻。