[发明专利]用于校准阻抗水平的技术

权利要求书

1.一种方法，包括：

确定校准电阻器的基准电阻水平；

确定在上拉电路的校准期间要施加的基准电压，以使所述上拉电路的输出电阻为值R1；

确定与所述上拉电路相关联的第一代码，其中，所述第一代码控制所述上拉电路的电阻；

确定在下拉电路的校准期间要施加的第二基准电压，以使所述下拉电路的输出电阻为值R2；以及

确定与所述下拉电路相关联的第二代码，其中，所述第二代码控制所述下拉电路的电阻。

2.根据权利要求1所述的方法，其中，确定在上拉电路的校准期间要施加的基准电压以使所述上拉电路的输出电阻为值R1包括：

确定在所述上拉电路的校准期间要施加的一部分偏置电压，以使所述上拉电路的输出电阻为值R1。

3.根据权利要求1所述的方法，其中，确定与所述上拉电路相关联的第一代码包括：

比较来自所述上拉电路的电压与所确定的基准电压，以及

确定所述第一代码，使得所述基准电压与来自所述上拉电路的所述电压大致相同。

4.根据权利要求1所述的方法，其中，确定在下拉电路的校准期间要施加的第二基准电压以使所述下拉电路的输出电阻为值R2包括：

确定第二基准电压，使得所述值R2与R1大致匹配。

5.根据权利要求1所述的方法，其中，确定与所述下拉电路相关联的第二代码包括：

将所述上拉电路耦合到所述下拉电路，其中，所述上拉电路使用所述第一代码；

比较来自所述下拉电路的电压与所确定的第二基准电压；以及

确定第二代码，使得所述第二基准电压与来自所述上拉电路和所述下拉电路的耦合的所述电压大致相同。

6.根据权利要求1所述的方法，包括：

在输出驱动器的操作期间：

将所述第一代码施加到一个或多个上拉电路，以及

将所述第二代码施加到一个或多个下拉电路。

7.根据权利要求1所述的方法，包括：

启动以下中的一个或多个的重新校准：所述上拉电路和所述下拉电路；

存储第三代码以设置所述上拉电路的电阻并在所述上拉电路的重新校准中确定；以及

存储第四代码以设置所述下拉电路的电阻并在所述下拉电路的重新校准中确定。

8.一种装置，包括：

半导体器件，所述半导体器件包括连接器，所述连接器基于与另一个电路的通信耦合而提供输出阻抗；

至少一个上拉电路，所述至少一个上拉电路耦合到所述连接器；

至少一个下拉电路，所述至少一个下拉电路耦合到所述连接器；以及

存储器，所述存储器用于存储第一基准电压校准值、第二基准电压校准值、第一代码、和第二代码，其中：

所述至少一个上拉电路包括以下中的一个或多个：晶体管或电阻器；

所述第一代码用于设置所述至少一个上拉电路的电阻水平，

所述至少一个下拉电路包括以下中的一个或多个：晶体管或电阻器；

所述第二代码用于设置所述至少一个下拉电路的电阻水平，

所述第一基准电压校准值用于校准第一上拉电路，

所述第二基准电压校准值用于校准第一下拉电路；以及

所述第一基准电压校准值与所述第二基准电压校准值相同或不同。

9.根据权利要求8所述的装置，其中，所述半导体器件包括存储器件，其中，所述连接器用于向所述存储器件提供数据信号或提供来自所述存储器件的数据信号。

10.根据权利要求8所述的装置，其中，所述半导体器件包括以下中的一个或多个：非易失性存储器件或易失性存储器件。

11.根据权利要求8所述的装置，包括：

逻辑单元，所述逻辑单元用于使所述上拉电路中的一个或多个和所述下拉电路中的一个或多个能够控制所述连接器的输出阻抗。