[发明专利]存储装置

说明书

本发明提高存储装置的成品率。实施方式的存储装置具备：衬底(100)；结构体(50)，包含积层在衬底(100)上的多个导电层(70)；以及柱(MP)，设置在结构体(50)内，且包含朝相对于衬底(100)的表面垂直的方向延伸的半导体层(82)；且半导体层(82)包含第1部分(820)、以及第1部分(820)与衬底(100)之间的第2部分(824)，第1部分(820)的膜厚(T1)比所述第2部分(822)的膜厚(T2)厚。

技术领域

本发明的实施方式涉及一种存储装置。

背景技术

业界曾经开发三维结构的NAND型闪速存储器。

背景技术文献

专利文献

专利文献1：美国专利申请公开第2017/0062459号公报

发明内容

[发明要解决的问题]

提高存储装置的成品率。

[解决问题的技术手段]

实施方式的半导体装置具备：衬底；结构体，包含积层在衬底上的多个导电层；以及柱，设置在所述结构体内，且包含朝相对于所述衬底的表面垂直的方向延伸的半导体层；且所述半导体层包含：所述结构体上部侧的第1部分、以及所述第1部分与所述衬底之间的第2部分，所述第1部分的膜厚比所述第2部分的膜厚厚。

附图说明

图1是表示第1实施方式的半导体装置的构成例的示意图。

图2是表示第1实施方式的半导体装置的结构例的俯视图。

图3是表示第1实施方式的半导体装置的结构例的鸟瞰图。

图4是表示第1实施方式的半导体装置的结构例的剖视图。

图5是表示第1实施方式的半导体装置的结构例的剖视图。

图6是表示第1实施方式的半导体装置的制造方法的一步骤的剖面步骤图。

图7是表示第1实施方式的半导体装置的制造方法的一步骤的剖面步骤图。

图8是表示第1实施方式的半导体装置的制造方法的一步骤的剖面步骤图。

图9是表示第1实施方式的半导体装置的制造方法的一步骤的剖面步骤图。

图10是表示第1实施方式的半导体装置的制造方法的一步骤的剖面步骤图。

图11是表示第1实施方式的半导体装置的制造方法的一步骤的剖面步骤图。

图12是表示第1实施方式的存储装置的制造方法的一步骤的剖面步骤图。

图13是表示第1实施方式的存储装置的制造方法的一步骤的剖面步骤图。

图14是表示第1实施方式的存储装置的制造方法的一步骤的剖面步骤图。

图15是表示第1实施方式的存储装置的制造方法的一步骤的剖面步骤图。

图16是表示第1实施方式的存储装置的制造方法的一步骤的剖面步骤图。

图17是表示第1实施方式的存储装置的试验结果的图。

图18是表示第1实施方式的存储装置的试验结果的图。

图19是表示第1实施方式的存储装置的试验结果的图。

图20是表示第1实施方式的存储装置的试验结果的图。

图21是表示第2实施方式的存储装置的结构例的剖视图。