[发明专利]具有用于功率MOSFET的多晶硅场板的半导体器件

说明书

一种半导体器件(100)包括衬底(102)，该衬底包括半导体表面层(102a)。场板(FP)(112)包括半导体表面层中的沟槽，该沟槽由位于功率金属氧化物半导体场效应晶体管(功率MOSFET)106的至少一个侧面上的单个多晶硅层(122)填充。功率MOSFET包括在多晶硅层的下面对沟槽的侧壁进行衬垫的电介质内衬，该电介质内衬包括在第一电介质内衬(140)上的第二电介质内衬(142)。与其下部上的电介质厚度相比，电介质内衬的上部具有较低的电介质厚度。单个多晶硅层沿着下部和上部两者在电介质内衬之上连续地延伸。功率MOSFET包括：漏极，其包括在半导体表面层中的垂直漂移区(110)下方的漏极触点(108)；以及在垂直漂移区上方的栅极(126)、基体(124)和源极(130)。

技术领域

本公开涉及具有场板的功率半导体器件。

背景技术

某些功率金属氧化物半导体场效应晶体管(MOSFET)可以是垂直器件，其具有在垂直漂移区下方带有背侧触点的漏极以及在垂直漂移区上方的栅极、基体和源极。在通常为硅的半导体材料中可能存在垂直沟槽，该垂直沟槽中具有在MOSFET的垂直漂移区的相对侧上的多晶硅填充物(也被称为场板)，在某些情况下也被称为RESURF沟槽。场板包含在半导体的侧壁上的电介质沟槽内衬(liner)。

功率MOSFET可以被配置为在半导体表面上方形成类似于常规MOSFET的平面栅极结构。可替代地，功率MOSFET可以被配置为沟槽栅极结构，其中第二多晶硅栅极位于在诸如硅的半导体材料中蚀刻的栅极沟槽内部的多晶硅的顶部上。在该功率MOSFET结构(也被称为沟槽MOS)中，栅电极被掩埋在栅极沟槽中。

发明内容

提供本发明内容以简化形式介绍所公开概念的简要选择，其在下面的包括所提供的附图的具体实施方式中进一步描述。本发明内容并非旨在限制要求保护的主题的范围。

公开的方面包括一种半导体器件，该半导体器件包括衬底和场板(FP)，该衬底包括半导体表面层，该FP包括在半导体表面层中的沟槽，该沟槽填充有位于功率MOSFET的至少一个侧面上的单个多晶硅层。该FP包括电介质内衬，该电介质内衬在多晶硅层的下面对沟槽的侧壁进行衬垫，该电介质内衬包括在第一电介质内衬层上的第二电介质内衬层。与下部的厚度相比，电介质内衬的上部具有较低的厚度。单个多晶硅层沿着上部和下部两者在电介质内衬之上连续地延伸。功率MOSFET包括漏极、栅极、基体和源极，漏极包括在半导体表面层中的垂直漂移区下方的漏极触点，栅极、基体和源极在垂直漂移区上方。

附图说明

现在将参考附图，这些附图不必按比例绘制，其中：

图1A是根据一个示例方面的半导体器件的横截面，该半导体器件包括示例垂直沟槽栅极MOS晶体管，该垂直沟槽栅极MOS晶体管包括至少一个FP。

图1B是根据一个示例方面的半导体器件的横截面，该半导体器件包括示例平面栅极MOS晶体管，该平面栅极MOS晶体管包括至少一个FP。

图2A-图2I是根据一个示例方面示出形成半导体器件的示例方法的处理过程的横截面图，该半导体器件包含垂直沟槽栅极MOS晶体管，该垂直沟槽栅极MOS晶体管包括至少一个FP。

具体实施方式

参考附图描述了示例方面，其中相似的附图标记用于表示相似或等效的元件。因为某些动作或事件可以以不同的顺序出现和/或与其他动作或事件同时发生，动作或事件的图示顺序不应视为是限制性的。此外，可能不需要某些图示的动作或事件来实施根据本公开的方法。