[发明专利]针对关键尺寸控制在单一等离子体室中的原子层沉积和蚀刻

说明书

本发明描述了使用集成式原子层沉积(ALD)和蚀刻处理来对衬底特征进行关键尺寸(CD)控制的方法和装置。方法包括：蚀刻以在衬底上形成特征掩模图案，该宽度小于待随后通过该特征掩模图案形成的结构的期望宽度；通过ALD保形地沉积钝化层，从而增加特征掩模图案的宽度到所述期望宽度，并蚀刻衬底的层至所需的深度以形成具有所述期望宽度的多个结构。

相关申请的交叉引用

本申请要求于2017年11月21日提交的并且名称为“ATOMIC LAYER DEPOSITIONAND ETCH IN A SINGLE PLASMA CHAMBER FOR CRITICAL DIMENSION CONTROL”的美国专利申请No.15/820,108的优先权利益，在此通过引用将其整体并入本文并且用于所有目的。

技术领域

本公开内容总体上涉及在半导体装置制造中的集成式沉积和蚀刻处理，更具体而言，涉及在集成电路制造中的关键尺寸控制的集成式原子层沉积(ALD)及蚀刻处理。

背景技术

随着半导体工业中的装置及特征(feature)尺寸持续缩小，小关键尺寸的特征的图案化在先进集成电路(ICs)的制造中将持续变得重要。现今的光刻方法可能受限于其图案化小关键尺寸特征的能力。

发明内容

该公开内容是关于关键尺寸(CD)控制的方法。该方法包含：在等离子体室中蚀刻衬底的第一层以形成特征掩模图案，所述特征掩模图案所具有的宽度小于待由所述特征掩模图案所形成的多个结构的期望宽度。所述方法还包括：在所述离子体室中通过原子层沉积(ALD)以在所述特征掩模图案上沉积第一钝化层，所述第一钝化层被沉积以具有使所述特征掩模图案的宽度增加至所述期望宽度的厚度。所述方法还包括：在所述离子体室中蚀刻所述衬底的第二层以形成具有所述期望宽度的所述多个结构。

在一些实施方案中，所述特征掩模图案包含在孤立特征区域中的一个或多个孤立特征以及在密集特征区域中的一个或多个密集特征，所述密集特征区域具有比所述孤立特征区域大的特征密度。在沉积所述第一钝化层之后，CD增益在所述孤立特征区域中的所述一个或多个孤立特征与所述密集特征区域中的所述一个或多个密集特征之间可以是相同或实质上相似的。在蚀刻所述衬底的所述第二层之后，深度变化在所述孤立特征区域与所述密集特征区域之间可以是相同或实质上相似的。在一些实施方案中，所述方法还包含：在所述离子体室中重复通过ALD沉积所述第二层和蚀刻所述第二层的操作，其中，在重复通过ALD沉积所述第二层和蚀刻所述第二层的操作之后，CD增益在所述孤立特征区域中的孤立特征与所述密集特征区域中的密集特征之间是相同或实质上相似的。在一些实施方案中，所述特征掩模图案包含具有第一材料的一个或多个第一特征以及具有第二材料的一个或多个第二特征，所述第二材料不同于所述第一材料，其中，在沉积所述第一钝化层之后，CD增益在所述一个或多个第一特征与所述一个或多个第二特征之间是相同或实质上相似的。在一些实施方案中，在操作之间没有导致真空破坏的情况下执行在所述离子体室中通过ALD沉积所述第二层和蚀刻所述第二层的操作。在一些实施方案中，所述第一钝化层的厚度是介于约0.5nm至约3nm之间。在一些实施方案中，所述方法还包含：在蚀刻所述衬底的所述第二层之后，在所述离子体室中通过ALD以在所述多个结构上沉积第二钝化层，所述第二钝化层被沉积为具有对应于期望CD增益的厚度。在一些实施方案中，所述第一钝化层包含硅氧化物(SiO_x)。在一些实施方案中，通过ALD以沉积所述第一钝化层包含：将前体导入所述离子体室中以吸附于所述特征掩模图案上，利用等离子体使所述前体转化以形成吸附受限量的所述第一钝化层，以及重复将所述前体导入及使所述前体转化的操作，直到在所述特征掩模图案上沉积所述厚度的所述第一钝化层为止。

以下参照附图以进一步说明这些及其他方面。

附图说明

图1为根据一些实现方式而用于执行蚀刻及ALD操作的示例处理设备的示意图。