[发明专利]低时延视频编解码器和利用并行处理的传输

说明书

本发明公开描述了用于编码视频数据的并行多处理器编码器系统的方法和设备，其中视频数据包括帧序列，其中每个帧包括顺序行中的多个像素块。对于每一帧，系统可以将所述多个块分割成多个块子集，其中每个块子集被分配给并行多处理器系统的相应处理器。并行多处理器系统的每个相应处理器可以对分配给相应处理器的块子集的行进行顺序编码，并且将块的每个编码行作为位流顺序地传输到信道上的解码器。对于每一行，在传输任何处理器的块的下一相应编码行之前，将块的相应编码行传输到用于每个处理器的解码器。此外，描述了类似的并行多处理器解码器系统。

技术领域

本发明的领域一般而言涉及在有线和无线通信中使用的视频编码器和解码器。

背景技术

编码器和解码器被用于有线和无线通信的许多领域。传输器可以对旨在由特定接收器接收的消息进行编码。视频编码应用(例如，针对视频流传输应用)引入了严格的时延和吞吐量要求，因为需要实时编码、传输和解码大量数据，以便接收设备可以显示解码后的视频而不会出现播放间隙或不期望的视频质量下降。

为了解决这些和其它问题，需要在领域中进行改进。

发明内容

描述了用于利用并行多处理器系统来编码和解码视频数据的系统和方法的各种实施例。

在一些实施例中，包括耦合到相应的非暂态计算机可读存储介质的多个并行处理器的并行多处理器视频编码器系统被配置为编码视频数据，其中视频数据包括帧序列，其中每个帧包括顺序行中的多个像素块。

在一些实施例中，对于视频数据的每个帧，视频编码器系统可以将多个块分割成多个块子集，其中每个块子集被分配给并行多处理器系统的相应处理器。

并行多处理器系统的每个相应处理器可以顺序地对分配给相应处理器的块子集的行进行编码，并在信道上顺序地将块的每个编码行作为位流传输到解码器。对于每一行，在传输任何处理器的与相应行相继的行的块的编码行之前，可以将相应行的块的编码行传输到用于每个处理器的解码器。

在一些实施例中，包括耦合到相应的非暂态计算机可读存储器的多个并行处理器的并行多处理器视频解码器系统可以被配置为对编码视频数据进行解码，其中编码视频数据包括编码帧序列，其中每个编码帧包括顺序行中的多个编码像素块。在这些实施例中，视频解码器系统可以从信道接收编码视频数据。对于编码帧序列的每个编码帧，视频解码器系统可以将多个块分割成多个块子集，并且可以将每个块子集分配给并行多处理器系统的相应处理器。

并行多处理器系统的每个处理器可以顺序地对分配给相应处理器的块子集的行进行解码，并且将块的解码行组合以获得解码帧。对于每一行，在组合任何处理器的与相应行相继的行的块的解码行之前，可以组合每个处理器的相应行的解码块。最终，视频解码器系统可以将解码帧作为解码帧序列输出。

本发明内容旨在提供本文档中描述的一些主题的简要概述。因而，将认识到的是，上述特征仅仅是示例，并且不应当被解释为以任何方式缩小本文描述的主题的范围或精神。根据下面的具体实施方式、附图和权利要求书，本文描述的主题的其它特征、方面和优点将变得显而易见。

附图说明

当结合以下附图考虑优选实施例的以下详细描述时，可以获得对本发明的更好理解，其中：

图1是图示根据一些实施例的编码器/解码器通信系统的图；

图2是图示根据一些实施例的示例性编码器/解码器设备的框图；

图3是根据一些实施例的具有散布的处理元件、存储器和数据存储器路由器的并行多处理器系统的示意图；

图4是图示根据一些实施例的基本的基于帧的编码管线的流程图；

图5是图示根据一些实施例的基本的基于块的编码管线的流程图；

图6是图示根据一些实施例的用于实时编码和解码的端到端系统的流程图；