[发明专利]低时延视频编解码器和利用并行处理的传输有效
申请号: | 201880085606.6 | 申请日: | 2018-12-12 |
公开(公告)号: | CN111557093B | 公开(公告)日: | 2023-07-04 |
发明(设计)人: | M·W·布伦斯;M·A·亨特;M·H·西德达亚;J·西弗斯 | 申请(专利权)人: | 相干逻辑公司 |
主分类号: | H04N19/107 | 分类号: | H04N19/107;H04N19/436;H04N19/147 |
代理公司: | 中国贸促会专利商标事务所有限公司 11038 | 代理人: | 鲍进 |
地址: | 美国得*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 低时延 视频 编解码器 利用 并行 处理 传输 | ||
1.一种用于编码视频数据的方法,其中视频数据包括帧序列,其中每个帧包括顺序行中的多个像素块,所述方法包括:
对于每一帧:
将多个块分割成多个块子集,其中每个块子集被分配给并行多处理器系统的相应处理器;
由并行多处理器系统的每个相应处理器:
顺序地编码分配给相应处理器的块子集的行,其中所述编码包括参考或不参考先前的编码帧而对非帧内刷新块进行编码,并且其中不参考先前的编码帧对帧内刷新块进行编码;以及
在信道上顺序地将块的每个编码行作为位流传输到解码器;以及
针对该帧的块的每一行实现速率控制而与将该帧分割成块子集无关,
将块子集的编码行作为相应的编码帧存储在并行多处理器系统的处理器可访问的存储器缓冲区中,
其中,对于每一行,在传输任何处理器的与相应行相继的行的块的编码行之前,将相应行的块的编码行传输到用于每个处理器的解码器。
2.如权利要求1所述的方法,
其中所述多个块的第二子集包括帧内刷新块,其中所述多个块中在所述第二子集之外的其余块包括非帧内刷新块,并且其中帧内刷新块均匀地分布在帧的各行之间。
3.如权利要求2所述的方法,
其中,对于每个顺序帧,将包括多个块的第二子集的块分配给顺序帧的不同的一个或多个列。
4.如权利要求1所述的方法,其中所述速率控制用于提升用于视频帧的每一行的相当的编码图片缓冲区占用量。
5.如权利要求1所述的方法,其中所述独立的速率控制被用于为视频帧的每一行维持相似的位速率。
6.如权利要求1所述的方法,所述方法还包括:
执行视频分析以确定用于块的每一行的编码提示;以及
将用于块的每一行的相应编码提示传送到并行多处理器系统的每个处理器。
7.如权利要求1所述的方法,
其中多个块的每个子集包括其相应帧的块的一列或多列。
8.如权利要求1所述的方法,
其中顺序地将块的每个编码行作为位流传输到解码器包括:用在帧中块的编码行的列位置的标识符标记块的编码行,并将块的编码行传输到编码行缓冲区以传输到解码器。
9.一种用于对编码视频数据进行解码的方法,其中编码视频数据包括编码帧序列,其中每个编码帧包括顺序行中的编码像素的多个块,所述方法包括:
从信道接收编码视频数据;
对于编码帧序列中的每个编码帧:
将多个块分配给并行多处理器系统的多个处理器中的每一个处理器;
由并行多处理器系统的每个处理器:
识别多个块中的相应块子集;以及
顺序地解码相应块子集的行;
在并行多处理器系统的每个处理器上实现独立的速率控制以为每个处理器维持相似的位速率;以及
组合块的解码行以获得解码帧,其中对于每一行,在组合任何处理器的与相应行相继的行的块的解码行之前,组合每个处理器的相应行的解码块;以及
将解码帧作为解码帧序列输出。
10.如权利要求9所述的方法,
其中与多个处理器中的每一个处理器相关联的块子集不重叠,以及
其中块子集共同包括全部多个块。
11.如权利要求9所述的方法,
其中多个块的每个子集包括其相应帧的块的一列或多列。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于相干逻辑公司,未经相干逻辑公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201880085606.6/1.html,转载请声明来源钻瓜专利网。