[发明专利]推测性缓存存储区

说明书

装置(2)包括：执行指令的推测性执行的处理电路(4)；主缓存存储区(30)；推测性缓存存储区(32)；以及缓存控制电路(34)，该缓存控制电路(34)在处理电路触发的推测性存储器访问保持推测性的情况下，将由推测性存储器访问引起的分配的条目分配给推测性缓存存储区而不是主缓存存储区。这能够帮助防止潜在的安全攻击，这些攻击利用缓存定时侧信道来获取关于由推测性存储器访问引起的对于缓存的分配的信息。

技术领域

本技术涉及数据处理领域。

背景技术

数据处理装置可以支持指令的推测性执行，其中在知道指令的输入操作数是否正确或者指令是否完全需要执行之前执行指令。例如，处理装置可以具有用于预测分支指令的结果的分支预测器，使得在知道分支的实际结果应该是什么之前能够获取、解码和推测性执行后续指令。另外，一些系统可以支持加载推测，其中在从存储器实际返回实际值之前预测从存储器加载的值，以允许更快地处理后续指令。其他形式的推测也是可能的。

发明内容

至少一些示例提供了一种装置，包括：

处理电路，用于执行指令的推测性执行；

主缓存存储区；

推测性缓存存储区；以及

缓存控制电路，用于在由处理电路所触发的推测性存储器访问保持推测性的情况下将推测性存储器访问引起的分配的条目分配到推测性缓存存储区而不是主缓存存储区，其中：

当触发条目到推测性缓存存储区的分配的推测性存储器访问是用于从存储器系统加载数据的推测性加载存储器访问时，响应于推测性加载存储器访问而分配到推测性缓存存储区的条目指定了从存储器系统加载的数据。

至少一些示例提供了一种用于下述装置的方法，该装置包括执行指令的推测性执行的处理电路；主缓存存储区；以及推测性缓存存储区，该方法包括：

响应于由处理电路触发的推测性存储器访问，在推测性存储器访问保持推测性的情况下，将条目分配给推测性缓存存储区而不是主缓存存储区，其中：

当触发条目到推测性缓存存储区的分配的推测性存储器访问是用于从存储器系统加载数据的推测性加载存储器访问时，响应于推测性加载存储器访问而分配到推测性缓存存储区的条目指定了从存储器系统加载的数据。

至少一些示例提供了一种装置，包括：

处理电路，用于执行指令的推测性执行；

指令解码器，对指令进行解码以根据所解码的指令来控制处理电路的操作；其中：

指令解码器响应于推测性缓存刷新指令来控制处理电路从缓存中丢弃或使得不可访问一个或多个推测性条目，该一个或多个推测性条目是响应于仍保持未解析或被解析为不正确的推测性存储器访问而被分配到缓存的。

至少一些示例提供了一种数据处理方法，包括：

对指令进行解码以根据所解码的指令控制处理电路的操作；

使用处理电路执行指令的推测性执行；以及

响应于推测性缓存刷新指令的解码，控制处理电路从缓存中丢弃或使得不可访问一个或多个推测性条目，该一个或多个推测性条目是响应于仍保持未解析或被解析为不正确的推测性存储器访问而被分配到缓存的。

附图说明

从下面结合附图进行阅读的示例的描述中，本技术的其他方面、特征和优点将变得显而易见，在附图中：

图1示意性地示出了具有主缓存存储区和推测性缓存存储区的数据处理装置的示例；

图2示出了主缓存区和推测性缓存区的示例实现方式；