[发明专利]推测性缓存存储区

权利要求书

1.一种装置，包括：

处理电路，用于执行指令的推测性执行；

主缓存存储区；

推测性缓存存储区；以及

缓存控制电路，用于在所述处理电路触发的推测性存储器访问保持推测性的情况下，将所述推测性存储器访问引起分配的条目分配到所述推测性缓存存储区而不是所述主缓存存储区，其中：

当触发所述条目到所述推测性缓存存储区的分配的所述推测性存储器访问是用于从存储器系统加载数据的推测性加载存储器访问时，响应于所述推测性加载存储器访问而分配到所述推测性缓存存储区的所述条目指定了从所述存储器系统加载的所述数据。

2.根据权利要求1所述的装置，其中，所述缓存控制电路被配置为：将与被解析为正确的推测性存储器访问或非推测性存储器访问相对应的条目排他地分配到所述主缓存存储区。

3.根据权利要求1和2中任一项所述的装置，其中，所述主缓存存储区和所述推测性缓存存储区二者都能响应于由所述处理电路所执行的推测性指令触发的读取而被访问。

4.根据权利要求3所述的装置，其中，所述缓存控制电路被配置为：响应于所述处理电路从特权较高状态切换到特权较低状态，而丢弃所述推测性缓存存储区的条目或使所述处理电路无法访问所述推测性缓存存储区的所述条目。

5.根据前述权利要求中任一项所述的装置，其中，所述缓存控制电路被配置为：在所述推测性存储器访问被解析为正确之后，将响应于推测性存储器访问而分配的条目从所述推测性缓存存储区传送到所述主缓存存储区。

6.根据权利要求5所述的装置，其中，所述缓存控制电路被配置为：响应于检测到所述推测性存储器访问被解析为正确，将响应于所述推测性存储器访问而分配的条目直接传送到所述主缓存存储区。

7.根据权利要求5所述的装置，其中，所述缓存控制电路被配置为：周期性地执行推测性缓存传送操作，以确定所述推测性缓存存储区的任何条目是否与被解析为正确的所解析的推测性存储器访问相对应，并将与所解析的推测性存储器访问相对应的条目传送到所述主缓存存储区。

8.根据前述权利要求中任一项所述的装置，其中，所述缓存控制电路被配置为：丢弃所述推测性缓存存储区中与解析为不正确的推测性存储器访问相关联的条目。

9.根据前述权利要求中任一项所述的装置，其中，所述缓存控制电路响应于推测性缓存刷新事件，至少丢弃所述推测性缓存存储区中与以下项中的一者相关联的条目：

被解析为不正确的推测性存储器访问；以及

仍待解析的推测性存储器访问。

10.根据权利要求9所述的装置，其中，所述缓存控制电路响应于所述推测性缓存刷新事件而丢弃所述推测性缓存存储区的所有条目。

11.根据权利要求9和10中任一项所述的装置，其中，所述推测性缓存刷新事件包括：所述处理电路在特权较高状态与特权较低状态之间切换。

12.根据权利要求9和10中任一项所述的装置，其中，所述推测性缓存刷新事件包括：所述处理电路从特权较高状态切换到特权较低状态。

13.根据权利要求9至12中任一项所述的装置，其中，所述推测性缓存刷新事件包括：由所述处理电路对推测性缓存刷新指令的处理。

14.根据权利要求8至13中任一项所述的装置，其中，所述缓存控制电路被配置为：在丢弃所述推测性缓存存储区的条目时，确定所丢弃的条目中的数据是否是脏的，并且当所述数据是脏的时将所述数据写入另外的存储位置。

15.根据权利要求14所述的装置，其中，所述另外的存储位置包括另外级别的缓存或存储器。