[发明专利]含有与NMOS平台垂直集成的PMOS平台的组合件，及形成集成组合件的方法

说明书

一些实施例包含具有CMOS层的组合件。所述CMOS层包含PMOS平台及NMOS平台，其中所述平台相对于彼此垂直偏移。所述PMOS平台具有彼此基本上相同的p沟道晶体管，且所述NMOS平台具有彼此基本上相同的n沟道晶体管。绝缘区域在所述PMOS平台与所述NMOS平台之间。所述CMOS层具有一或多个电路组件，所述电路组件包含所述n沟道晶体管中的一或多个，所述n沟道晶体管中的所述一或多个通过延伸穿过所述绝缘区域的一或多个导电互连件与所述p沟道晶体管中的一或多个耦合。一些实施例包含形成组合件以包括一或多个CMOS层的方法。

技术领域

含有与NMOS平台垂直集成的PMOS平台的组合件，及形成集成组合件的方法。

背景技术

集成电路经常利用CMOS(互补金属氧化物半导体)来提供相对于其它组件的操作控制。例如，CMOS可经提供邻近存储器阵列且用于控制与存储器阵列相关联的读取/写入操作。

CMOS包括PMOS(p型金属氧化物半导体)晶体管及NMOS(n型金属氧化物半导体)晶体管。

集成电路设计的持续目标为增加集成度，且相关目标为减小集成电路组件的大小。在一些应用中，可在CMOS上方提供集成装置层(例如，存储器阵列)，且与CMOS电耦合。为了提高集成装置层的集成密度做出大量努力，从而致使大大减少与集成装置层相关联的单个组件的大小；且可能还致使大大减少集成装置层的总占用面积。然而，仅通过增加集成装置层内的集成度，可能不会明显减少集成装置层及相关联CMOS的总占用空间。替代地，还将期望增加CMOS内的集成度。

在许多应用中，CMOS的制造利用高温处理，这将有问题地影响与CMOS相关联的集成装置层。因此，在集成装置层之前形成CMOS。此制作顺序限制关于CMOS的整体布置的可用选项。将期望开发用于CMOS制作的新方法，所述方法减轻在制作相关联集成装置层之前制作CMOS的需求。

附图说明

图1至3为包括从至少一个集成装置层垂直偏移的CMOS层的实例组合件的示意性横截面侧视图。

图4及5为实例CMOS层的示意性横截面图，所述实例CMOS层包括从一或多个NMOS平台垂直偏移的一或多个PMOS平台。

图6为实例CMOS层的区域的示意性横截面侧视图(右侧)，及说明CMOS层的所说明区域内的组件的布置的电路图(左侧)。

图7为实例CMOS层的区域的示意性横截面侧视图(右侧)，及说明CMOS层的所说明区域内的组件的布置的电路图(左侧)。

图8为实例CMOS层的区域的示意性横截面侧视图(右侧)，及说明CMOS层的所说明区域内的组件的布置的电路图(左侧)。

图9为实例CMOS层的区域的示意性横截面侧视图(右侧)，及说明CMOS层的所说明区域内的组件的布置的电路图(左侧)。

图10为实例CMOS层的区域的示意性横截面侧视图(右侧)，及说明CMOS层的所说明区域内的组件的布置的电路图(左侧)。

图11为实例CMOS层的区域的示意性横截面侧视图(右侧)，及说明CMOS层的所说明区域内的组件的布置的电路图(左侧)。

图12为实例CMOS层的区域的示意性横截面侧视图(右侧)，及说明CMOS层的所说明区域内的组件的布置的电路图(左侧)。

图13至24为在用于形成包括实例CMOS层的实例组合件的实例方法的各个实例工艺阶段处的实例构造的区域的示意性横截面侧视图。

图13A至21A为沿着图13至24的线A-A的视图；且图13至24为沿着图13A至21A的线C-C的视图。

图13B-1及13B-2为沿着图13的线B-B的视图；且图13为沿图13B-1及13B-2的线C-C的视图。