[发明专利]半导体装置以及半导体装置的制造方法

说明书

本发明的半导体装置包括：由碳化硅构成的第一导电型的漂移层；形成在漂移层的一个主面上的接合区域；包含第二导电型掺杂物的结终端扩展区域；以及包含比结终端扩展区域更高浓度的第二导电型掺杂物的保护环区域，其特征在于：在结终端扩展区域中，第二导电型掺杂物的从一个主面向深度方向的浓度在从一个主面到达第一深度为止是上升的，一个主面处的第二导电型掺杂物的浓度小于等于第一深度处的第二导电型掺杂物的浓度的十分之一，且高于漂移层处的第一导电型掺杂物的浓度。

技术领域

本发明涉及半导体装置以及半导体装置的制造方法。

背景技术

由于碳化硅是一种击穿电场强度大约十倍于硅的宽带隙半导体，因此1其作为高耐压半导体装置的材料已被广泛地应用。

以往，在由碳化硅构成的半导体装置中，为了缓和界面附近的电场强度从而谋求高耐压化，设置有保护环区域(GR)(例如参照专利文献1)。另外，同样为了谋求高耐压化，有的半导体装置具备有结终端扩展(Junction Termination Extension(JTE))区域。

【先行技术文献】

【专利文献1】特开2009-224661号公报

为了谋求更高的耐压，可以考虑在结终端扩展区域上设置保护环区域的终端结构(以下称为“JTE+RG结构”)。图7是具备JTE+RG结构的半导体装置500的示例。图7具体为具备JTE+RG结构的半导体装置500的截面图。JTE+RG结构是将p型掺杂物(例如铝)离子注入形成于n型半导体基板510a的n型漂移层510b后形成的。具体来说，首先，在从漂移层510b的表面平面观看时将用于在漂移层510b的表面形成电极的接合区域515包围的规定区域处，离子注入低浓度的p型掺杂物，从而形成结终端扩展区域513。在结终端扩展区域513处进行离子注入时，使离子注入后呈现：掺杂物浓度从漂移层510b的表面直至规定的深度保持大致固定的箱(Box)型浓度分布。接着，在结终端扩展区域513中的，从漂移层510b的表面平面观看时将接合区域515包围的多个环状区域处，离子注入高浓度的p型掺杂物，从而形成保护环区域514。通过这样，就形成了JTE+RG结构。

由于这种JTE+RG结构的半导体装置的耐压是由掺杂物的掺杂量决定的，因此通过控制掺杂量的相对容易的涉及和制造方法，就能够获得具有期望耐压的半导体装置。

在包含上述JTE+RG结构的形成方法的半导体装置的制造方法中，在完成离子注入之后，一旦经过活化退火工序和热氧化工序，有可能出现结终端扩展区域表面的p型掺杂物扩展至结终端扩展区域外部的情况(以下简称为“向外扩散”)。

一旦发生向外扩散，实际的p型掺杂物数量就会少于设计上的掺杂量。其结果就会导致实际制造出的半导体装置无法获得设计上的耐压标准。特别是当活化退火工序和热氧化工序在1600℃以上的环境下进行后，此问题尤其显著。

再有，如图8所示，由于向外扩散，还会导致结终端扩展区域513的表面转为n型化。图8中的符号518表示图7中的半导体装置500上的因向外扩散导致结终端扩展区域513表面转为n型化的区域。

因此，在对半导体装置500外加电压时，被保护环区域514包围的表面区域(n型化之后的区域518)处就会产生载流子滞留。其结果就是导致半导体装置的耐压不稳定。

本发明鉴于上述问题，目的是提供一种能够稳定地获得如设计般期望的耐压的半导体装置及其制造方法。

发明内容