[发明专利]具有带有轮廓化上表面的半导体材料区的半导体组合件；及利用蚀刻来轮廓化半导体材料的上表面而形成半导体组合件的方法

说明书

一些实施例包含一种具有第一半导体材料的区的集成组合件。所述区具有沿着横截面的上表面。所述上表面具有平顶峰及与所述平顶峰相邻的凹面。第二半导体材料的柱在所述区上方且直接抵靠所述区。所述柱从所述上表面垂直地延伸。一些实施例包含一种形成集成组合件的方法。形成具有半导体区且具有绝缘区的构造，所述绝缘区在所述半导体区上方及所述半导体区旁边延伸。利用三种蚀刻的组合来暴露所述半导体区的上表面且使所述半导体区的所述上表面改性以形成所述上表面以沿着横截面包含平顶峰部分及相邻凹面部分。

技术领域

本发明涉及具有带有轮廓化上表面的半导体材料区的半导体组合件；及利用蚀刻来轮廓化半导体材料的上表面而形成半导体组合件的方法。

背景技术

集成电路制造可包含在半导体材料表面上方且直接抵靠半导体材料表面制造特征(例如，导电柱)。在一些应用中，由于相邻结构限制对此类半导体材料表面的接近，因此可能难以接近所述表面。例如，通过的数字线可能限制对待接近以在存储器的制造期间与电荷存储结构(例如，电容器)耦合的半导体表面的接近。难度随集成程度提高而提高。而且，即使当可存取所述表面时，可能存在特征与表面的不良重叠及/或可能存在特征与表面的不良粘附。将期望开发克服与在半导体表面上方且直接抵靠半导体表面形成特征相关联的至少一些困难的新制造方法。

附图说明

图1是实例DRAM单元的示意绘图。

图2是实例DRAM阵列的区的示意绘图。

图3是在实例DRAM阵列的制造期间的工艺阶段的构造的区的图解俯视图。

图4是图3的构造的部分的图解横截面侧视图；且是沿着图3的线A-A的视图。

图5是图3的构造的部分的图解横截面侧视图。

图6到8及10到11是在实例实施例的实例工艺阶段的图5的部分的图解横截面侧视图。

图9是实例蚀刻策略的图解绘图。

图12是图10的构造区的放大视图。

具体实施方式

一些实施例包含用于暴露半导体材料的区的方法。此类方法可使经暴露区的上表面改性以改善与随后形成在所述区上方的额外材料的接触。在一些实施例中，经暴露区作为延伸到电荷存储装置(例如，电容器)的互连件并入到集成存储器中。一些实施例包含具有带有经改性上表面的半导体材料的区的集成电路。参考图1到12描述实例实施例。

参考图1，说明实例DRAM(动态随机存取存储器)单元2。所述单元包含具有栅极5以及一对源极/漏极区7及9的FET(场效应晶体管)4。源极/漏极区7及9可被视为通过由栅极5强加的电场彼此门控地耦合。栅极与字线(即，存取线)W电耦合，源极/漏极区7与数字线(即，感测线、位线)DL电耦合，且源极/漏极区9与电容器(即，电荷存储装置)6电耦合。电容器6具有与源极/漏极区9耦合的一个节点，及与接地(或其它合适参考电压)8耦合的另一节点。在操作中，存储器单元2的存储器状态可对应于电容器6的电荷状态。

DRAM单元2可为集成存储器阵列内的多个基本上相同的存储器单元中的一者(其中术语“基本上相同”表示所述单元在合理的制造及测量公差内相同)。图2展示实例存储器阵列10的区。所说明区包含字线(WL-1、WL-2、WL-3及WL-4)及数字线(DL-1、DL-2及DL-3)。

存储器单元2成对布置，其中每一对存储器单元共享数字线连接。