[发明专利]将漏斗装置并入到电容器配置中以减少单元干扰的方法及并入有漏斗装置的电容器配置

说明书

一些实施例包含一种具有通过支撑结构支撑的水平隔开底部电极的设备。漏斗装置材料直接抵靠所述底部电极。绝缘材料在所述底部电极上方，且上部电极在所述绝缘材料上方。板材料跨所述上部电极延伸且使所述上部电极彼此耦合。所述板材料直接抵靠所述漏斗装置材料。所述漏斗装置材料将所述底部电极电耦合到所述板材料，且可经配置以使过量电荷的至少部分从所述底部电极放电到所述板材料。一些实施例包含形成包含具有底部电极及顶部电极的电容器的设备的方法，其中所述顶部电极通过导电板彼此电耦合。形成漏斗装置以将所述底部电极电耦合到所述导电板。

技术领域

本发明涉及将漏斗装置并入到电容器配置中以减少单元干扰的方法及并入漏斗装置的电容器配置。

背景技术

计算机及其它电子系统(举例来说，数字电视、数字相机、蜂窝电话等)往往具有一或多个存储器装置以存储信息。存储器装置的大小日益减小以实现更高密度的存储容量。即使在实现增大密度时，消费者往往仍要求存储器装置还使用较少功率，同时维持存储在存储器装置上的数据的高速存取及可靠性。

存储器单元内的泄漏可能有问题，至少因为此可能使得难以可靠地存储数据，且可能以其它方式浪费功率。泄漏可能变得愈发难以控制，这是因为电路按比例调整至愈来愈小的尺寸。

将期望开发减轻或甚至防止非所要泄漏的架构；且期望开发用于制造此类架构的方法。

附图说明

图1到9是处于用于制造实例电容器的实例方法的实例过程阶段的实例组合件的图解横截面视图。

图3A是处于图3的过程阶段的组合件的俯视图。

图10及11是处于用于制造实例电容器的实例方法的实例过程阶段的实例组合件的图解横截面视图。在一些实施例中，图10的过程阶段可遵循图6的过程阶段。

图12到16是处于用于制造实例电容器的实例方法的实例过程阶段的实例组合件的图解横截面视图。在一些实施例中，图12的过程阶段可遵循图3的过程阶段。

图17及18是处于用于制造实例电容器的实例方法的实例过程阶段的实例组合件的图解横截面视图。在一些实施例中，图17的过程阶段可遵循图2的过程阶段。

图19是处于替代图16的过程阶段的实例过程阶段的实例组合件的图解横截面视图。

图20是包括铁电电容器的实例存储器阵列的示意图。

图21是包括铁电电容器的实例存储器单元的示意图。

具体实施方式

一些实施例包含利用漏斗装置来减少沿着电容器的底部电极的电荷累积。漏斗装置可将底部电极耦合到导电板。导电板可沿着电容器的顶部电极，且可用于使顶部电极彼此电耦合。漏斗装置可具有经定制以使过量电荷能够从底部电极排放到导电板，同时不实现底部电极与导电板之间的有问题短路的导电率(或替代地，电阻)。

许多(如果不是大多数)主要存储器单元干扰机制是由于单元底部(CB)电极节点处的电位的累积所致。如下文中更详细地论述，这个干扰机制适用于铁电RAM(FERAM)。然而，其它类型的电子装置同样可受益于所揭示主题。

在实施例中，存储器阵列中的存储器单元中的每一者可经编程为两个数据状态中的一者以在单个位中表示二进制值“0”或“1”。此单元有时被称为单级单元(SLC)。在半导体及相关领域中独立地已知关于这些类型的单元的各种操作。

无关于存储器单元布置，上文中论述的主要干扰机制可能由于不同因素而出现。举例来说，单元底部节点上的电荷可能由于例如板短时脉冲波形干扰(glitch)、存取晶体管泄漏、单元间相互作用及/或其它因素的因素而上升。如果存储器单元中的电介质材料明显泄漏，那么可能不利地影响单元的状态。