[发明专利]层压堆叠基板中的嵌入式垂直电感器

说明书

一种垂直电感器结构，包括形成垂直电感器结构的第一部分的第一层压基板和形成第二部分的第二层压基板。每个层压基板包括嵌入层压基板的层中的多个第一迹线、多个第一垂直列和多个第二垂直列。每个第一垂直列耦合到相应第一迹线的第一端，并且每个第二垂直列耦合到相应第一迹线的第二端。第二层压基板安装在第一层压基板上使得第一层压基板的每个第一垂直列耦合到第二层压基板的相应第一垂直列，并且第一层压基板的每个第二垂直列耦合到第二层压基板的相应第二垂直列。

相关申请的交叉引用

本申请要求于2018年12月5日提交的题为“Embedded Vertical Inductor inLaminate Stacked Substrates”的美国申请No.16/210,594和于2017年12月15日提交的题为“Embedded Vertical Inductor in Laminate Stacked Substrates”美国临时申请No.62/599,397的权益，其公开内容明确地通过引用整体并入本文。

技术领域

本公开总体上涉及电感器，并且更具体地涉及用于高质量(Q)因子射频(RF)应用的层压堆叠基板中的嵌入式垂直电感器。

背景技术

由于成本和功耗考虑，移动射频(RF)芯片设计(例如，移动RF收发器)已经迁移到深亚微米工艺节点。移动RF收发器的设计复杂性由于增加了用于支持通信增强(诸如载波聚合)的电路功能而变得复杂。移动RF收发器的其他设计挑战包括模拟/RF性能考虑，包括失配、噪声和其他性能考虑。移动RF收发器的设计包括使用诸如电感器和电容器等无源器件以例如抑制谐振和/或执行滤波、旁路和耦合。随着移动RF收发器变得越来越先进和复杂，移动RF收发器的各个组件面临着越来越大的尺寸和性能约束，诸如在保持或提高性能的同时减小其尺寸/占用空间。

附图说明

图1是根据本公开的一方面的射频(RF)通信系统的图。

图2A是根据本公开的各方面的层压堆叠基板中的垂直电感器结构的透视图。

图2B是被示出为嵌入层压堆叠基板中的图2A的垂直电感器结构的端视图。

图2C和2D是大体上沿着图2A的线A-A截取的两个截面图，其示出了嵌入层压堆叠基板中的垂直电感器结构。

图3A示出了另一垂直电感器结构的透视图，并且图3B示出了大体上沿着图3A的线A-A截取的截面图，其示出了根据本公开的各方面的嵌入层压堆叠基板中的垂直电感器结构。

图4A示出了另一垂直电感器结构的透视图，并且图4B示出了大体上沿着图4A的线A-A截取的截面图，其示出了根据本公开的其他方面的嵌入层压堆叠基板中的垂直电感器结构。

图5A示出了另一垂直电感器结构的透视图，并且图5B示出了大体上沿着图5A的线A-A截取的截面图，其示出了根据本公开的其他方面的嵌入层压堆叠基板中的垂直电感器结构。

图6是示出根据本公开的各方面的在层压堆叠的基板中制造嵌入式垂直电感器结构的方法的流程图。

图7是示出可以在其中有利地采用本公开的配置的示例性无线通信系统的框图。

图8是示出根据一种配置的用于半导体组件的电路、布局和逻辑设计的设计工作站的框图。

具体实施方式

结合附图，以下阐述的详细描述旨在作为对各种配置的描述，而非旨在表示可以实践本文中描述的概念的唯一配置。为了提供对各种概念的透彻理解，详细描述包括特定细节。然而，对于本领域技术人员而言很清楚的是，可以在没有这些具体细节的情况下实践这些概念。在某些情况下，以框图形式示出了公知的结构和组件，以避免使这些概念模糊。如本文中所述，术语“和/或”的使用旨在表示“包括性的或”，并且术语“或”的使用旨在表示“排他性的或”。